GTM-MML4VXJ
Skip to main content

FUJITSU Server PRIMEQUEST 1000シリーズ 機能・アーキテクチャー 最新インテル Xeonプロセッサー

最新のインテル Xeon プロセッサー では、CPU間とCPU-チップセット間の通信にQPI(Quick Path Interconnect)と呼ばれる高速システムバスを使用しています。最新のインテル Xeon プロセッサー にはQPIインターフェースとメモリコントローラが内蔵されているため、CPU同士をQPIで接続することで、スケールアップ構成が可能です。QPIはCRC(Cyclic Redundancy Code)によりチェックされており、エラー発生時にデータを再送したり、固定故障時にバス幅の縮退や経路変更を行なう機能を備えています。

大規模ミッションクリティカルシステムへの対応

  • メモリコントローラを内蔵し、メモリレイテンシーを改善
  • QPIによるCPU間通信の高速化、最大8ソケットまで拡張可能
  • RAS機能を強化
    ‐ Corrected Machine Check Interrupts (CMCI)
    ‐ Recoverable Machine Check Architecture (MCA)
    ‐ メモリミラーリング、ECC、SDDC+1/DDDC(注1)
    ‐ QPIセルフヒーリング

QPI ネットワーク

QPIネットワークとは(注2)

  • インテル Xeon プロセッサー の新しいCPU-CPU間、CPU-I/O間インターフェース
  • 従来のFSB (Front Side Bus) に代わる新技術

QPIの高速性

  • 最大6.4GT/s(注3)
  • バンド幅 25.6GB/s (1パス当り)
    (ご参考)PRIMEQUEST 580AのCPU間バンド幅:5.3GB/s

QPIの信頼性 (RAS機能)(注4)

  • CRC(注5)によるエラー検出 (バーストエラー含む) と再送
  • 転送幅の縮退、障害経路の迂回による耐故障性

(注1) SDDC+1/DDDC
SDDC+1:Single Device Data Correctionに加えて、ランダムな1ビットエラーを訂正
DDDC:Dual Device Data Correction(DIMM上のDRAM2個までのエラーを訂正)
(注2) Quick Path Interconnect
(注3) Giga Transfer per second
(注4) 出典:IDF fall, 2009
(注5) CRC (Cyclic Redundancy Check)
連続する誤りを検出するための符号の一種。伝送路ノイズによる誤りの検出によく使われる
(注6) IOH (I/O Hub)
CPUからQPI経由で送られてくるI/O処理を、PCI Expressに変換してIOBに伝えるLSI。

PRIMEQUESTに関するお問い合わせ

Webでのお問い合わせ

入力フォーム

当社はセキュリティ保護の観点からSSL技術を使用しております。

お電話でのお問い合わせ

0120-933-200 富士通コンタクトライン(総合窓口)

受付時間 9時~17時30分
(土曜・日曜・祝日・当社指定の休業日を除く)