なぜ、最先端のテクノロジーがデータ伝送に求められるのか

2013年12月6日

プロセッサの性能向上だけでは、システムの高速化は実現できない。プロセッサの速度に見合うインタフェースの性能向上が必須である。SPARC M10の開発では、メインフレームやスーパーコンピュータの開発経験ももつ技術者達が、データ伝送の分野でも大規模なブレークスルーに挑戦している。

シリアル方式は、配線がシンプルであることからノイズが少なく、回路の引き回し（レイアウト）が容易などのメリットがあり、また信号間の同期が不要なことから、高速のデータ伝送の主流となってきています。しかし、シリアル方式は、データの送信側ではシリアル化し、データの受信側ではパラレル化することや、高速にデータを送受信するためのデータの加工処理が必要なことから、パラレル方式に比べてレイテンシが大きくなってしまう課題があります。我々は独自技術を駆使してそれを克服し、低レイテンシの実現やシステムの性能を上げることに成功しました。

また、筐体内や4筐体までを接続する場合には電気ケーブル伝送を、5筐体以上を接続する場合（注2）には光ケーブル伝送を採用するなど、特性の全く異なる伝送路に対しそれぞれに最適な伝送技術を適用しています。ひとつのシステムの中で光と電気のデータ伝送を混在させ、使い分けることができるのは、富士通の最先端技術によるものなのです。この結果、SPARC M10では、筺体内や筺体間を最大14.5Gbpsという世界最速で接続する「高速インターコネクト」を実現できました。
さらに、SPARC M10はミッションクリティカル分野でお使いいただくことから、高速化に加えて信頼性も重視して開発に取り組みました。

このような取組みの結果、最大64CPU/1024コアの大規模構成でありながら、サーバに実装されるデータ伝送としては世界最速のスピードを達成することができました。

高速化の取り組みは、これだけではありません。受信側のパラレルデータを通常のおよそ4倍の高周波数で処理したり、受信側でもつ3種類のバッファ（周波数偏差吸収、非同期クロック乗り換え、レーン間スキュー調整）を一つのバッファに統合して処理するなどの工夫をこらし、レイテンシを我々が従来もつ技術の1/3に低減することができました。そして、富士通の前世代のUNIXサーバのおよそ9倍のシステムスループットを実現しています。

当社はこのような先進的な技術を、半導体技術の国際会議「ISSCC（IEEE International Solid State Circuits Conference）」でも発表し、常に業界をリードしています。

私が派遣されていた富士通研究所の米国拠点は、パラメタの調整をはじめ世界で最先端の伝送技術を研究しており、私は3年半ほどそちらに赴任しました。そして、そこで得た技術をSPARC M10に注ぎ込んだのです。

また、仮にエラーが起きたとしても、業務を続けられる仕組みも組み込んでいます。
高速インターコネクトは、CRC（注3）というチェック機能を備えており、ビットデータエラー検出されると、ハードウェアがデータを再送します。その際、故障などによりデータ再送でもリカバリができない場合は、該当レーンを動的に縮退し、業務を継続できます。

このような回路設計に加え、光ケーブルなどの部品の品質にも配慮しました。部品は富士通だけで製造できるものではないため、製造ベンダと協力しながら部品の特性分析、カスタマイズ、長時間に渡る負荷試験なども行い、品質向上に取り組みました。

ビッグデータ時代の今日、基幹システムで処理されてきたビジネスデータと、多種多様で大容量なビッグデータを同時に分析し、より効果的な経営判断を行うことが重要である。それを実現するプラットフォームには、リアルタイムな処理性能と柔軟な拡張性が求められる。
SPARC M10は、自社開発のプロセッサで高速に処理されたデータを、世界最先端の高速インターコネクトでスピーディに伝送し、これまでにない柔軟な拡張性とリニアな性能向上を可能にしている。
そして、ロードマップの"25Gbps"の文字が示すように、富士通の伝送技術はますます進化を続けていく。

---

（注1）Building Block
（注2）クロスバーボックスによる接続
（注3）Cyclic Redundancy Check（巡回冗長検査）の略。ディスク・テープの読み出し、書き込みなど主にシリアルインターフェースのアクセスにおけるエラーをチェックする機能。