Skip to main content

Fujitsu

Japan

アーカイブ コンテンツ

注:このページはアーカイブ化さたコンテンツです。各論文の記載内容は、掲載開始時の最新情報です。

雑誌FUJITSU

1999-11月号 (VOL.50, NO.6)

富士通の最新技術を隔月に紹介する情報誌です。 冊子体の販売はしておりませんのでご了承下さい。


雑誌FUJITSU 1999-06

特集: 「電子機器・LSI設計CAD」

電子機器・LSI設計CAD特集に寄せて(PDF)

特集: 電子機器・LSI設計CAD 目次〕

特集

  • 仕様レベル設計検証システム:Supervise
  • 論理等価性検証システム:ASSURE
  • 記号モデル検査システム「BINGO」の適用事例
  • パフォーマンス指向論理合成技術
  • タイミングドリブン配置システム:SMINCUT + BIGWIG
  • 大規模配線システム:GRP
  • スタンダードセルLSIレイアウトシステム:GigaGate
  • エンベデッドアレイLSIレイアウトシステム:GLOSCAD
  • 静的タイミング解析ツール:Gista
  • 電源網解析システム:POWER
  • 高密度プリント板ノイズ解析システム:SIGAL
  • ブロック露光データ処理システム:BEXELWIN
  • 通信機器設計用CADシステム:TCAD
  • FLAでのCAD研究

一般

  • ベクトルパラレルスーパーコンピュータVPP5000シリーズのハードウェア
  • ベクトルパラレルスーパーコンピュータVPP5000のオペレーティングシステム
  • ベクトルパラレルスーパーコンピュータVPP5000の言語処理システム
  • オブジェクトGLOVIAのコンポーネント技術

特集:電子機器・LSI設計CAD


特集

現在,ハードウェアの設計規模増大に伴い,装置開発期間のより一層の短縮が強く望まれている。このため,富士通はICL社と共同で仕様レベル設計・検証システム「Supervise」を開発し,仕様から詳細設計に至るまでシームレスな設計・検証環境を実現した。Superviseはハードウェア設計言語VHDLを拡張したVHDL+ をベースとし,データおよびタイミングの抽象記述を可能とすることにより,仕様設計段階からの早期シミュレーションを実現した。これにより検証期間を従来比で20~30%短縮することが期待できる。
本稿では,まずSuperviseの主要な機能を解説し,Superviseがシステム設計,設計資産(IP)再利用,テストベンチ作成,およびプロトコル検証など幅広い分野で適用可能なことを示す。つぎに富士通のネットワーク装置の設計に適用した実例を紹介し,最後にIEEE標準化,高位レベル合成,ハード/ソフト協調設計など将来の展望について述べる。

斉藤 実

本稿では,米国富士通研究所(FLA)で開発した,二つの回路の論理的な等価性を判定する論理等価性検証システム“ASSURE”について紹介する。
ASSUREは,複数の検証アルゴリズムを独自の発見的手法で組み合わせることにより,市販ツールと比較しても高速で,かつ高検証成功率を達成し,数百万ゲート規模の大規模な実設計にも適用可能な検証ツールである。ASSUREは,このほか,フリップフロップの自動対応付け機能や,誤設計診断機能といった,FLAで開発した最新の検証技術に基づく実用的な機能を備えており,検証時間の増大や網羅性の低下が問題になってきている従来の論理シミュレーションによる設計検証を補完し,100%の検証カバー率を保証する優れた設計検証環境を提供する。

金持 知己、高山 浩一郎

論理装置の規模,複雑度が増大するにつれて,論理検証に要する工数,論理検証の網羅性が問題となってきている。従来論理検証の手段としてはシミュレーションが広く用いられてきたが,単にシミュレーションの速度を高めるだけでは論理検証の問題は解決できないと考えられている。
一方,形式的検証技術の進歩により,論理照合,記号モデル検査が実用レベルに達しつつある。これらの技術は,検証項目に対して100%の網羅性を保証できる代わりに,扱える装置の規模が限定される。したがって,形式的検証技術単独に検証すべてをまかせるのではなく,シミュレーションで洗いにくい部分に対して適用するという補完的な形が望ましい。
本稿では,記号モデル検査技術に関して,富士通研究所が行ってきた取組みを記すとともに,著者らが開発した記号モデル検査システム「BINGO」を実際の設計プロジェクトに適用した経験を通じて,記号モデル検査の効果的な利用方法と適用上の課題について述べる。

中田 恒夫、岩下 洋哲、高山 浩一郎

本稿では,大規模回路の遅延改善を行うための論理合成で使われる,二つの技術について解説する。大規模回路の遅延改善で一般的に行われる「局所的な遅延改善の繰返し」では,回路の「どこを」「どのように」変更するかが重要な技術課題になっている。本稿の前半では,「どのように」に関する技術であるテクノロジマッピングについて解説する。ここでは特に,tree-covering法を用いて与えられたライブラリセルの最適な組合せを求める手法について紹介する。これによって,要求される遅延特性と面積特性を持つ回路を自動で生成することが可能となった。また後半では,「どこを」に関する技術について紹介する。富士通研究所で開発した「分離集合」を用いる方法により,遅延を改善すべきか所を最適に特定することが可能となった。これら二つの技術を組み合わせることにより,大規模な回路に対して安定した遅延改善機能を実現できることが実験的に分かった。

田宮 豊、松永 裕介

大規模・高性能LSIの設計を短期間に行うために,自動的タイミング最適化を行うレイアウトツールの必要性が高まっている。
著者らは,既存の配置ツール“SMINCUT”に新たにタイミング最適化ツール“BIGWIG”を組み合わせることにより,与えられたタイミング制約を満たす配置結果を自動生成するタイミングドリブン配置システム“SMINCUT + BIGWIG”を開発した。このシステムでは,配置位置の最適化だけでなく,論理変更を行うことにより,配置の品質を保ちながら,従来は困難であった高性能LSIのタイミング制約を満たすレイアウトを生成することを可能としている。
本システムは,エンベデッドアレイLSIレイアウトシステム“GLOSCAD”に組み込まれ,大規模LSIのレイアウト設計期間短縮に貢献している。

金澤 裕治、澁谷 利行

現在の自動配線CADには,大規模回路に対し高性能を実現する配線を短時間で処理する高速性と,多様な制約条件を満たしながら配線する多機能性が求められている。
Generalized Routing Processor(GRP)は,独自の配線手法であるタッチアンドクロス法を実装した,LSIおよび高密度プリント基板用の大規模自動配線システムである。1992年に実用化した超並列配線マシンRouting Processor(RP)の後継として汎用ワークステーション上のソフトウェアとして開発された。高品質を実現するいくつかの高速化手法の開発により,品質だけでなく,速度でもRPを数倍上回り,また特殊配線への対応が容易であるという特徴がある。本稿では,GRP開発の背景,自動配線技術の簡単な解説を行い,続いてGRPの高速な配線手法と特殊配線への対応機能を説明する。

松岡 英俊、新田 泉

CMOSテクノロジは年々微細化し,LSIに搭載できるゲート数も現在では数百万規模となっている。“GigaGate”は,富士通のハイエンドプロセッサ用スタンダードセルLSIをレイアウトするために開発された,フロアプラン,配置,配線,タイミング解析,物理設計ルールチェックを含む統合的なレイアウトシステムである。
本システムは,複数ブロックのレイアウトを並行して進めることができるように,3階層のレイアウト設計をサポートする。さらに,0.18μmという最先端CMOSテクノロジにおける制約や特性を考慮した各種機能を有しており,大規模かつ高性能LSIのレイアウトを短期間で行うことを可能とした。

伊藤 則之、山下 良一

システムLSI時代が本格化し,ディープサブミクロンテクノロジによる大規模かつ高性能なLSIの開発要求が増大している。これらのLSIを短期間で効率良く実装設計するためには,大規模データに対する設計メソドロジの確立,およびタイミング問題をイタレーションなしで解決するためのタイミング設計手法が重要となってきている。
本稿では,これらの問題を解決するため,エンベデッドアレイLSIレイアウトシステム“GLOSCAD”上で実現したEarlyPlan設計手法,タイミングドリブンレイアウト手法,分割/階層レイアウト手法について紹介する。
タイミング問題の解決策として,EarlyPlan設計手法では大規模回路でのフロアプランと論理合成によるタイミング最適化手法を実現し,また,タイミングドリブンレイアウト手法によりレイアウト後のタイミングエラーを大幅に削減することを可能にした。また,分割/階層化レイアウト手法を開発し,回路の大規模化とコンカレントな論理設計/レイアウト設計を可能にした。これらの手法を適用することにより,従来の設計期間を約1/5に短縮し,2,000万ゲート以上の大規模LSIの実装設計を可能とした。

杉岡 俊明

近年のVLSI,とくにSOC(System On Chip)の設計においては,タイミング設計が重要な要素になってきている。本稿では,VLSI設計におけるタイミング設計をサポートするために開発された静的タイミング解析ツール“Gista”を紹介する。
Gistaは,100万ゲート規模の回路で1,000万を超える信号伝播経路すべてのタイミング値を短時間で求め,タイミングエラーの有無,およびその経路を設計者に知らせることを目的として開発された。静的タイミング解析手法を採用し,大規模回路に対して網羅的なチェックを可能にした。また,経路探索の高速化,および複雑なクロック回路に対する最悪条件検出の自動化を実現した。Gistaはタイミング解析を容易にし,富士通で設計した各種LSIに適用されている。

今野 正

本稿では,LSIレイアウトシステムであるSCCADおよびGLOSCADと連携し,フロアプランの段階で,電源配線の電圧降下(IR-Drop)および電流が過度に流れることで配線が劣化する現象(Electromigration)を解析し,電源配線を最適にするシステム“POWER”を紹介する。
本システムは,消費電力の計算,電源配線抵抗網の生成,電圧降下および電流密度の解析を行うことで,電圧降下および電流密度の制約を満足するような電源配線を決定する。
消費電力計算では,独自のモデリング手法を適用し,消費電流をスタティックに計算する。電源配線抵抗網生成では,電源配線が確定していないブロックに対して仮想的に電源配線抵抗網を生成する。電圧降下および電流密度の解析では解析と配線幅の調整を繰り返し,最適な電源配線幅を決定する。
以上の手法を適用することにより,本システムはLSI設計の早い段階で電源配線の信頼性を保証し,電源配線がチップ面積に占める割合が最小となるようにした。

松澤 孝行、板津 和茂、平山 章生

プリント板の高密度化,高速化に伴い,ノイズによる回路誤動作が大きな問題となってきている。ノイズ対策は多大の時間を要し,ひいては設計期間の延伸につながることも多い。このようなことから,プリント板設計者からは,高精度なノイズ解析システムの早期提供が強く求められていた。ここに,プリント板のノイズを高精度に解析するノイズ解析システム“SIGAL”を開発したので紹介する。
SIGALは,タイミングを考慮したノイズ波形の表示,解析結果の自動チェック機能を有し,また,回路設計システムや配置・配線設計システムと連携し,コンカレントな設計環境を提供している。当システムの適用により,開発期間短縮,および試作削減に多大な効果があったので,実例を踏まえて解説する。

山下 裕寛、佐藤 敏郎、岩原 和史

まもなく量産を開始する0.13μmルールデバイスの露光データ処理においては,シミュレーションを多用することにより,大規模データに対してプロセス開発手法などの変化に対応した,高精度な露光データを短時間に得ることが求められている。
富士通は,電子ビーム露光装置による0.13μmプロセスでの半導体加工に必要なブロック露光データ処理システム「BEXELWIN」を実用化した。本システムはブロック露光装置(F5120:アドバンテスト社製)と組み合わせ,半導体のパターンデータを100種類のブロックに分解,各ブロックごとに電子ビームを一括照射することで加工時間の大幅な短縮を可能にした。
本稿ではBEXELWINの機能について紹介する。 現在,BEXELWINは1,000万ゲート規模のロジック製造に適用されるとともに,外販もなされている。

星野 裕美

ATMやCDMAなどの新たな通信技術により,通信機器は大規模化と高速化が進展し,また一方で,製品開発はより一層の期間短縮が望まれている。このため富士通では,通信機器向けのトータル設計環境「TCAD」を構築し,設計の効率化を図っている。
システム設計では,トップダウン設計手法を導入し,仕様検討から詳細設計までのシームレスな設計・検証環境を構築した。LSI設計では,RTL(Register Transfer Level)記述のルール化と解析環境を構築した。また,PCBの高速信号設計では,制約条件付与のルール化とこれに基づく配線設計の自動化を実現した。これらの施策を有機的にインテグレートしたTCADは,通信機器の設計に幅広く活用され,設計の手戻り防止,設計期間の短縮,および設計品質の確保に寄与している。
本稿ではTCADの特徴的な取組みを紹介する。

山口 高男、山田 修一郎、鈴木 康弘

FLA(Fujitsu Laboratories of America, Inc.)では,ディジタルシステム設計用CAD(Computer Aided Design)技術に関し,「設計の各段階での形式的な設計検証」,「論理合成プロセスとレイアウトプロセスの融合」,「設計の上位レベルからの支援」など,現在もっとも重要となっている研究項目について,設立当初から研究している。
本稿では,現在までの主な研究成果と今後の研究活動について,その概要を解説する。現在までに,組合せ回路検証技術に関する研究成果がツール“ASSURE”として既に実用化され,また,論理回路最適化技術とレイアウトとの融合に関する研究成果がツール“BIGWIG”として実用化されつつある。今後も各研究が順次,実用化されることが期待されている。

藤田 昌宏

一般

本稿では高速科学技術計算処理を行うベクトルパラレルスーパーコンピュータシステム「VPP5000」シリーズのハードウェアを紹介する。本シリーズは,現行のベクトルパラレルアーキテクチャと上位互換をとりながら,実効性能向上のためのアーキテクチャ拡張を行い,ベクトルパラレルアーキテクチャを継続発展させている。また,64ビットアドレッシングを採用し,大規模処理への対応を図っている。本シリーズは9.6 GFLOPSのPE(Processing Element)を1台から最大512台まで結合することによって,9.6 GFLOPSから4.9 TFLOPSまでの幅広い性能レンジをカバーしている。さらに,I/O系では,高速な標準インタフェースであるPCIバスを採用し,高速デバイス,高速ネットワークへの対応を図っている。

中田 達己

科学技術計算分野で要求される超高速処理のニーズに対して1995年からVX/VPP300/VPP700シリーズを提供しているが,さらなる大容量・超高速処理への要求は止まることがない。富士通は,この要求に応えるためVPP5000シリーズを開発した。
本稿では,VX/VPP300/VPP700シリーズのオペレーティングシステムUXP/V V10をベースに,VPP5000シリーズのオペレーティングシステムであるUXP/V V20で新たに開発した64ビットアドレッシング,新ファイルシステム,ネットワーク機能について述べ,この中でどのように大容量・超高速処理を実現したかを示す。また,UXP/V V10の機能を継承しつつ機能拡張を行ったバッチ処理のスケジューリング,およびWeb技術を使用したシステム管理者と利用者のシステム監視・ジョブ監視の機能についても触れ,ここでコンピュータセンタの運用性向上への取組みについて紹介する。

星屋 隆之

VPP5000シリーズは,VPP300/700シリーズに続く,第3世代目のベクトルパラレルスーパーコンピュータである。その言語処理システムは,これまでのVPPシリーズで培われた技術を継承し,大容量・超高速計算の実現,ユーザニーズへの柔軟な対応,使いやすさの実現をねらいとして開発されている。
言語処理システムは,言語コンパイラとメッセージパッシングライブラリ,VPPシステム上とWS上の開発支援環境,および数学ライブラリから成る。言語コンパイラは,高性能,高機能,標準準拠,そして互換性に特長がある。中でもHPF(High Performance Fortran)は,国内の活動により標準化が進められているデータ並列言語であり,その処理系は段階的な並列化と性能チューニングを可能にしている。支援環境は,逐次ベクトル,データ並列,MPLのいずれの処理にも対応した,豊富なデバッグとチューニングの機能を持つ。数学ライブラリでは,適用分野,記述言語,処理方式に応じた,高度にチューニングされたベクトル・並列アルゴリズムを採用している。

岩下 英俊、加藤 喜郎

オブジェクトGLOVIA(GLObal Value Integrated Applications)は,コンポーネントをベースとした業務パッケージである。各コンポーネントはオブジェクト指向技術に基づいて設計/実装されている。開発に当たって,著者らはまず業務のユースケース分析を行い,パッケージの機能や構成単位を決定した。つぎにアプリケーションのアーキテクチャとカストマイズ方針を決めながら,分析,設計のパターン化を行い,作業の標準化,効率化に努めた。実装では,設計パターンから関連付けた実装パターンを用意し,プログラマ間のスキルの個人差を補完してきた。さらに,設計で用いたCASE(Computer Aided System Engineering)ツールをベースに,ソースジェネレータを開発し,70%のプログラムを自動生成でまかなった。このようなアプローチにより,結果として,高品質,全機能にわたる安定した性能,高生産性,高カストマイズ性を達成している。

森崎 雅稔、吉田 裕之


---> English (Abstracts of Papers)