GTM-MML4VXJ
Skip to main content

FUJITSU Server PRIMEQUEST 3000シリーズ 機能・アーキテクチャー 最新インテル® Xeon® スケーラブル・プロセッサー

最新のインテル® Xeon® スケーラブル・プロセッサー では、 CPU間の通信にUPI(Ultra Path Interconnect)と呼ばれる高速システムバスを使用しています。 最新のインテル Xeon スケーラブル・プロセッサー にはUPIインターフェースとメモリコントローラ、 PCI Expressコントローラが内蔵されているため、CPU同士をUPIで接続することで、 スケールアップ構成が可能です。 UPIはCRC(Cyclic Redundancy Code)によりチェックされており、 エラー発生時にデータを再送したり、 固定故障時にバス幅の縮退や経路変更を行なう機能を備えています。
最新のXeon スケーラブル・プロセッサーは前世代のXeon E7 v4シリーズに比べ、 ミッションクリティカルな主要ワークロードで平均的なパフォーマンスが約1.65倍に向上し、 より大規模なシステムに対応可能となっています。
また、メモリの保護機能(SDDC+1/ADDC-MR、メモリミラーリング等)やシステムの診断・回復機能等のRAS機能が強化され、信頼性と可用性が向上しています。

大規模ミッションクリティカルシステムへの対応

  • UPIによるCPU間高速通信、10.4GT/sに向上、最大8ソケット(224コア)まで拡張可能
  • CPU直結のメモリチャネル数の増加とメモリ速度の向上によるメモリ帯域の向上、最大容量12TBに対応
  • PCIe3.0に対応したPCI ExpressコントローラをCPUに内蔵、レーン数の増加により帯域幅が向上
  • RAS機能を強化
    ‐ メモリミラーリング、SDDC+1/ADDDC-MR(注1)
    ‐ MCA 2.0 Recovery(注2)

UPI ネットワーク

UPIネットワークとは(注3)

  • インテル Xeon スケーラブル・プロセッサーのCPU間高速インターフェース

UPIの高速性

  • 最大10.4GT/s(注4)
  • バンド幅 41GB/s (1パス当り)

UPIの信頼性 (RAS機能)

  • CRC(注5)によるエラー検出 (バーストエラー含む) と再送
  • 転送幅の縮退、障害経路の迂回による耐故障性

(注1) SDDC+1/ADDDC-MR
SDDC:Single Device Data Correction(DIMM上のDRAM1個までのエラーを訂正)
ADDDC:Advanced Double Device Data Correction(DIMM上のDRAM2個までのエラーを訂正)
SDDC+1/ADDDC-MR:上記に加えてランダムな1bitのエラーを訂正
(注2) MCA:Machine Check Architecture
(注3) Ultra Path Interconnect
(注4) Giga Transfer per second
(注5) CRC (Cyclic Redundancy Check)
連続する誤りを検出するための符号の一種。伝送路ノイズによる誤りの検出によく使われる

PRIMEQUESTに関するお問い合わせ

Webでのお問い合わせ

入力フォーム

当社はセキュリティ保護の観点からSSL技術を使用しております。

お電話でのお問い合わせ

0120-933-200 富士通コンタクトライン(総合窓口)

受付時間 9時~17時30分
(土曜・日曜・祝日・当社指定の休業日を除く)