

特集

フラッシュメモリMCP

フラッシュメモリにおける最新パッケージ技術の解説と新製品紹介

CONTENTS

進化する携帯電話用メモリ	6
これからのスタックMCP新技術	8
フラッシュメモリとSRAM/ モバイルFCRAM®混載スタックMCP MB84VD/MB84LD/MB84VNシリーズ	10
64Mビット(×16) NAND型フラッシュメモリと 16Mビット モバイルFCRAM®搭載スタックMCP MB84VN23381/ MB84VN23391	12
64Mビット デュアルオペレーション・フラッシュメモリと 32Mビット モバイルFCRAM®搭載スタックMCP MB84VD23483EJ/MB84LD23483EJ	15
64MビットNOR型フラッシュメモリ, 16Mビット モバイルFCRAM®, 4MビットSRAMの3チップを搭載したスタックMCP MB84VR5E3J1A1/MB84LR5E3J1A1	18

進化する 携帯電話用メモリ

はじめに

ここ数年間の携帯電話の進化はめざましく、小型化・軽量化の実現はもはや過去のこととなり、今ではメールやインターネット、ゲームに興じる姿も珍しくなくなりました。これらの先端機能を実現するためには、さまざまな新技術が集約されており、メモリ技術もその一役を担っています。

携帯電話用メモリの変遷

携帯電話では、装置の小型化・軽量化と長時間バッテリー動作が強く要求されます。このため、装置に搭載されるメモリも小型化・低消費電力化が求められます。当社はフラッ



シュメモリのリーディングサプライヤとして、常にこの課題をシステムレベルで追求し続け、世界に先駆けてさまざまなソリューションをご提供してきました。まず、これまでの取組みを大きく3つの世代に分けて振り返ってみます。

第一期

1996年、当社は世界に先駆けて3V単一電源型フラッシュメモリの出荷を開始し、さらにこれをチップサイズパッケージであるSONパッケージに搭載することによって、機器の低消費電力化と搭載面積の大幅な縮小に成功しました。その後、各フラッシュメモリベンダーからさまざまな小型パッケージの提案が開始されました。当社では、その後のBGA化の流れに先鞭をつけたFBGAパッケージを製品化し、搭載面積のさらなる縮小に貢献しました。

第二期

単体パッケージがチップサイズ化すると、搭載面積の縮小も限界に達します。この壁を破るために、当社はメモリコンポーネントレベルでの小型化を推し進めました。そして1997年4月には、世界に先駆けてフラッシュメモリとSRAMを1つのパッケージに搭載したMCPの出荷を開始しました。さらにその後、フラッシュメモリの一部をデータ格納領域として使用できるデュアルオペレーション型フラッシュメモリを搭載することによって、EEPROMの機能もフラッシュメモリに取り込み、1つの小型パッケージで携帯電話のメモリ機能をすべてまかなうことに成功しました。

第三期

小型化を実現した携帯電話機は、表示のカラー化やi-modeに代表される高機能化の道を歩みます。これらを実現するために、搭載されるメモリ容量は一気に増加していきますが、コストは抑えなければなりません。特にビットコストの高いSRAM部の容量増加は、コストに大きく跳ね返ってしまいます。このコスト増大を回避しながら必要な大容量RAMを実現するために、2000年7月にはSRAMと同等のインタフェースを持つFCRAM®を世界に先駆けて製品化するとともに、フラッシュメモリと共にMCPに搭載して製品化を実現しました。これによって大容量のメモリが手軽に使用できるようになり、携帯電話における高機能化の一端を担うことができました。

今後の携帯電話用メモリ

2001年5月、世界に先駆けて日本でWCDMAのサービスが開始されました。これをベースにして、今後世界でさらに本格的な携帯電話の高性能化・マルチメディア化が進展していくこととなります。このようなハイエンドな携帯電話では、さらに新たな課題が表面化してくるでしょう。例えば、

- マルチメディアデータを扱うための大きなストレージ領域の確保
- 高機能化によるワーク用メモリ領域の確保
- 大容量メモリ使用によるスペースの増大、コストアップの回避
- 先端CPUの高速性能を引き出すためのメモリバス高速化
- 高速化・高性能化がもたらす消費電流増大の回避
- 設計の複雑化による開発期間の増加回避

これらの課題は一度期に訪れるものではなく、今後の携帯電話の進展とともに継続的に取り組むべき課題となります。当社では、この課題を克服していくための手段を継続的に、タイムリーにご提供できるよう、長期的な技術トレンドを捉えたマーケティングおよび開発活動と、短期的なご要求に素早く対応できる開発体制を築くことに主眼を置いています。今回ご紹介する新製品も、この技術トレンドを踏まえた一環と位置付けており、大容量（32Mビット）モバイルFCRAM®を搭載したMCPや、低コストのストレージ用としてのNAND型フラッシュメモリ搭載、さらに3種類のメモリを搭載したMCPを含んでいます。これらは今後、より使いやすいメモリのご提案や高速化への対応を行う1つのステップとして位置付けることができます。

まとめ

フラッシュメモリは標準部品ではありますが、それぞれの用途に合わせてさまざまな形に発展しています。特に技術革新の激しい携帯電話の分野では、将来求められるメモリコンポーネントを的確に把握して、製品をタイムリーにご提供することが当社の使命であると考えています。当社は、これらの活動を的確に行い、これからも携帯電話を開発する方々と将来を語り合える、良きパートナーであり続けたいと望んでいます。



これからのスタックMCP新技術

スタックMCPの基本構造

FBGAタイプでは、従来から実績のあるPIテープを採用しました。TSOPタイプでは、インナーリード形状の最適化によりスタック化を実現しています。チップは2個ともフェースアップ構造で積み重ねて搭載し、LSI内部の接続は高い汎用性と量産性を持つワイヤボンディング技術を採用しました。またFBGAタイプは、オーバーモルディングにてブロックごとに樹脂で封止し、外形形成には寸法精度の高いダイシング方式を採用しています。また、最近の多種多様な組合せに対応するため、チップサイズ差が大きくワイヤ配線できない組合せではチップをクロスに搭載し、2層配線基板を採用しました。同一/同サイズのデバイスの組合せに対しては、F/C（Flip Chip：フリップチップ）接続の技術開発も行っています。

2001年からのスタックMCPの新規技術開発

IMT2000*対応の携帯電話では、メモリの容量がとて大きくなることが予想されます。それらのソリューションとして今後のスタックMCPを実現するにあたり、さまざまな技術開発を行いました。

スタックMCP用のインタポーザ開発

FBGAのようなBGAタイプのCSPIは、近年の小型化の流

れから市場でも多くの採用実績が積み、今や標準のものとなりつつあります。スタックMCPも携帯電話市場から小型軽量のものが要求され、0.8mmピッチのFBGAを開発してきました。スタックMCP用のインタポーザには、搭載されるデバイスの組合せによりPIテープ（配線1層）とガラエポ基板（配線2層）を適宜採用しています。


薄チップ化技術開発

従来のスタックMCPでは、200 μ mの厚さのチップを2個積み重ねて搭載していました。そこでさらなる軽薄短小化を目指し、従来技術の改良により厚さを140 μ mにまで研削しました。これにより1層基板で1.2mm（最大）、2層基板で1.4mm（最大）の取付け高さを実現しました。

また、140 μ mへの研削後の搬送系、チップ処理技術も開発しました。これまでの薄チップ化技術開発により、現在では100 μ mまで研削が実現できます。

短/低ループ開発


従来のスタックMCPでは、上下チップと基板との接続にワイヤを採用していました。さらなる低取り付け高さの要求に応え、ボディやチップの厚さを薄くしてきましたが、当然、ワイヤのループ高さに対するマージンも少なくなります。このため、ループ高さを低く抑える必要がありますが、これまでのようなチップから基板へ打ち下ろす方式（順ボンディング）では対応できないため、基板からチップへ打ち



上げる方式（逆ボンディング）を採用しました。これにより、ループ高さを安定して低く抑えられる条件でのワイヤループ形成を実現しました。



フリップチップ接続

これまで開発してきたスタックMCPは、量産性に富んだワイヤボンディング方式でした。しかしデバイスの組合せ要求にはさまざまなものがあり、中には同一またはほぼ同サイズのデバイスの組合せもあります。これまでのワイヤ方式では実現不可能だったこのような組合せも、F/C接続技術を用いて解決することができます。F/C接続では、デバイスをフェースダウンで直接基板へ実装するため、あらかじめデバイスのPADにバンブを形成して基板に圧着します。さらにアンダーフィルを流し込んで固定します。これにより、同一／同サイズのデバイスも搭載可能になりました。



3個以上のチップの1パッケージ化

従来の携帯電話向けスタックMCPとして、フラッシュメモリとSRAMをそれぞれ1個、合計2個を搭載したスタック



MCPを開発してきました。しかし最近のより高機能化する電子機器では、さらに大容量の要求があります。大容量化には、前述の薄チップ技術、低/短ワイヤ技術、F/C技術を適宜組み合わせてご要求に応えています。現在、ワイヤ接続タイプで3段/4段を、またフリップ接続タイプで3段のMCPを開発中です。

小ボール化

大容量かつ小型のパッケージの要求が強いため、現在は1パッケージにチップを多段積みする構造としています。しかし、1つのパッケージに内蔵するデバイスの数が増えれば物理的に高さは高くなります。そこで簡単に低高化する手段として、小ボール化を選択しました。これにより、パッケージの反りを吸収して実装時の不良をなくすとともに、実装信頼性も確保しました。

再配線

前述したように、スタックMCP化するデバイスの組合せは用途によりさまざまです。しかしこれまでは、ワイヤの制限内での組合せしか実現できませんでした。そこでワイヤの補完技術としてSuperCSPで開発した再配線技術を応用し、上下のチップサイズ差が大きく、ワイヤ技術では不可能なデバイスの組合せにも対応できるように技術開発を進めています。再配線技術を用い、下チップのPADから上チップの接続可能エリアに新たに配線の引き回しを行いIPADを再配置します。再配線によって形成されたPADへ上チップとのワイヤ接続やF/C接続を行います。

おわりに

このような要素技術開発により、これまで実現できなかった低背化、同一／同サイズチップのMCP化、3段／4段化を実現するめどがたちました。

* IMT2000 (International Mobile Telecommunications 2000) : 国際電気通信連合 (ITU) が定めた移動体通信システムの規格。

フラッシュメモリとSRAM/モバイルFCRAM[®]混載スタックMCP

MB84VD/MB84LD/MB84VNシリーズ

2つのチップを積み重ねた構造のマルチチップパッケージです。チップ1つ分の大きさで2つ分の機能を持ち、搭載メモリの大容量化に対応し、実装面積の縮小化とシステムの高性能化を図ることができます。

概要

1997年4月より、当社は携帯電話をはじめとする携帯機器の低消費電力化・高性能化・小型化のニーズにお応えするべく、NORフラッシュメモリとSRAMを1つのパッケージに収めたマルチチップパッケージ(MCP: Multi Chip Package)の出荷を開始し、大変ご好評をいただいています。

2001年以降の携帯電話には、通話品質や通信速度の向上はもろろんのこと、メール機能の充実・WEB閲覧・静止画・動画の取扱い、およびそれらのカラー画像化など、単なる携帯電話の機能にとどまらない、さまざまな機能が追加されます。このため、取扱いデータ量の増大が必至となり、結果として必要メモリ容量も増大することになります。つまり2001年以降のMCPは、小型化を保ったうえで大容量化が重要なポイントになります。

そこで現在は、さらなる小型化・大容量化を追求したスタックMCPをご提供しています。

- ・16Mビット デュアルオペレーション・フラッシュメモリと2MビットSRAM
- ・16Mビット デュアルオペレーション・フラッシュメモリと4MビットSRAM
- ・32Mビット デュアルオペレーション・フラッシュメモリと4MビットSRAM
- ・32Mビット デュアルオペレーション・フラッシュメモリと8MビットSRAM
- ・32Mビット デュアルオペレーション・フラッシュメモリと16MビットモバイルFCRAM[®]*1
- ・64Mビット デュアルオペレーション・フラッシュメモリと8MビットSRAM
- ・64Mビット デュアルオペレーション・フラッシュメモリと16MビットモバイルFCRAM[®]

パッケージは、BGA (Ball Grid Array) タイプで、JEDEC標準の8行8列56ボールの信号端子を持っており、従来のスタックMCPと互換性を保っています。

図1にスタックMCPの大容量化・小型化ロードマップ、図2にパッケージ断面構造、図3に端子配列を示します。

さらに当社では、大容量データ保存等に適した64MビットNANDフラッシュメモリ(×16構成)と、高速ランダムアクセスが可能な16MビットモバイルFCRAM[®](×16構成)を搭載したスタックMCP

を、世界で初めて開発しました。

特長


●NORフラッシュメモリ搭載スタックMCP

さらなる小型化の要求は、パッケージの取付け高さにまで波及しています。従来のスタックMCPが取付け高さ1.4mm(最大)であるのに対して、今回開発したスタックMCPは取付け高さ1.2mm(最大)と、TSOP (Thin Small Out-line Package) タイプと同一です。

パッケージは0.8mmピッチのBGAタイプで、JEDEC標準の8行8列56ボールの信号端子を持っています。

- ・16Mビット デュアルオペレーション・フラッシュメモリと2MビットSRAM : 7mm × 7.2mm × 1.2mm(t)
- ・16Mビット デュアルオペレーション・フラッシュメモリと4MビットSRAM : 7mm × 7.2mm × 1.2mm(t)
- ・32Mビット デュアルオペレーション・フラッシュメモリと4MビットSRAM : 7mm × 11mm × 1.2mm(t)
- ・32Mビット デュアルオペレーション・フラッシュメモリと8MビットSRAM : 7mm × 12mm × 1.2mm(t)
- ・32Mビット デュアルオペレーション・フラッシュメモリと16MビットモバイルFCRAM[®] : 7mm × 11mm × 1.2mm(t)

図1 スタックMCPの大容量化・小型化ロードマップ



- ・64Mビット デュアルオペレーション・フラッシュメモリと8 Mビット SRAM : 11mm x 12mm x 1.4mm(t)
 - ・64Mビット デュアルオペレーション・フラッシュメモリと16Mビット モバイルFCRAM[®] : 11mm x 12mm x 1.4mm(t)
- また、2.5V単一32Mビット デュアルオペレーション・フラッシュメモリ、2.5V単一64Mビット デュアルオペレーション・フラッシュメモリと16Mビット モバイルFCRAM[®]を搭載したスタックMCPにより、2.3V ~ 2.7Vの低電圧に対応しており、幅広い用途での選択肢をご提供しています。

端子配列は、従来のスタックMCPと同様に、アドレス端子やデータ信号線、コントロール信号線は共通になっています。素子の選択にはチップイネーブル端子がそれぞれ出ており、一般的なシステムバスに容易に接続することができます。

● NANDフラッシュメモリ搭載スタックMCP

現在の携帯情報機器市場から要求されている、大容量・高速・低消費電力・低コスト化のすべてにお応えするため、当社で新規に開発した x 16構成の64MビットNANDフラッシュメモリをMCPに搭載しています。パッケージサイズは、既に製品化済の64Mビット NORフラッシュメモリ搭載MCPと同等 (11mm x 12mm x 1.4mm) に抑えることができたため、既存の機器サイズに大幅な変更を加えることなく実装可能です。また、さまざまなお客さまのご要求にお応えするため、フラッシュメモリとSRAMのデータ入出力ポートを共通にしたタイプとセパレートにしたタイプの 2 品種を準備しています。

● NORフラッシュメモリ

64 Mビット デュアルオペレーション・フラッシュメモリには MBM29DL640E、32Mビット デュアルオペレーション・フラッシュメモリにはMBM29DL32xTE/BEシリーズ、16Mビット デュアルオペレーション・フラッシュメモリにはMBM29DL16xTE/BEシリーズを搭載しています。

また低電圧のスタックMCPには、2.5V単一64Mビット デュアルオペレーション・フラッシュメモリMBM29DD640E、2.5V単一32Mビット デュアルオペレーション・フラッシュメモリMBM29DD32xTE/BEシリーズを搭載しています。

● NANDフラッシュメモリ

64MビットNANDフラッシュメモリにはMBM30AL0064を搭載しています。スタンバイ電流を従来のNAND製品の1/10程度 (標準 1 μ A以下) に抑え、x 16構成にすることでデータ転送効率を従来のNAND製品 (x 8 構成) の 2 倍に向上させています。また、NAND製品の特長である高速書込み (ページ書込みでNOR型の約1/30) ・高速消去 (NOR型の約1/100) もサポートしています。

● SRAM

2.7Vまで動作可能な 2 Mビット、4 Mビット、8 MビットのスタティックRAMを搭載しています。CIOs端子により、データ信号線を x 8 構成と x 16構成にすることができるため、多彩なシステム設計を容易に行うことができます。素子の選択信号に、負論理の/CE1sと正論理のCE2sの 2 端子があるので、デコード用とバッテリバックアップ用にそれぞれ使用することも可能です。

● モバイルFCRAM[®]

RAMの大容量化・低コスト化に伴い、2.3Vまで動作可能な16Mビット モバイルFCRAM[®]を搭載しています。また新しい回路技術により、SRAMと同等の高速サイクルタイムを実現しています。基本インタフェースや機能は、完全SRAM互換でありながら低コストで、IMT2000 *2対応などRAM領域の大容量化による新分野への展開を可能にしています。

今後の展開

本稿では、大容量化・小型化のソリューションとしてMCPの新製品をご紹介しました。当社はこれまでも、各種のMCPを開発・提供しており、今回追加したMCPにより、さらにお客様のシステム要求にあったMCPを選択できるようになりました。今後も、より市場ニーズにあったフラッシュメモリ製品を開発・ご提供していきます。

* 1 : FCRAM[®] (First Cycle Random Access Memory) : 当社が独自に開発した次世代メモリコア技術。非同期SRAM型インタフェースを採用。

* 2 : IMT2000 (International Mobile Telecommunications 2000) : 国際電気通信連合(ITU)が定めた移動体通信システムの規格。

* FCRAM[®]は富士通株式会社の登録商標です。

* その他の製品名などの固有名詞は、各社の商標または登録商標です。

図2 パッケージ断面構造





図3 端子配列図



64Mビット(×16)NAND型フラッシュメモリと 16Mビット モバイルFCRAM[®] 搭載スタックMCP

MB84VN23381/MB84VN23391

世界初のNAND型フラッシュメモリと16ビット モバイルFCRAM[®]のスタックMCP
です。ページ単位の書き込み速度200 μ s,ブロック単位の消去速度2msを実現し、
動画など大容量データの保存と高速アクセスが可能です。

概要

近年、携帯情報機器の中でも特に携帯電話は、通話機能に加えてメールや画像の配信、ホームページの閲覧、最近ではJavaにより本格的なゲームも楽しめるなど、サービスや機能がますます充実しています。当社ではすでに、NOR型フラッシュメモリとSRAMまたはモバイルFCRAM[®]*1を組み合わせたスタックMCP (Multi Chip Package) を製品化しており、携帯情報機器に幅広く使用されています。しかし、次世代移動通信システムIMT2000*2によりサービスコンテンツはますます多様化し、携帯電話に使用されるメモリもさらなる大容量化・高速化・低消費電力化・低コスト化が求められています。このような市場ニーズに対応するため、当社は世界で初めて64MビットNAND型フラッシュメモリとモバイル用途向け低消費電力型16Mビット モバイルFCRAM[®](共に×16構成)を搭載した、スタックMCPの「MB84VN23381EJ」と「MB84VN23391EJ」を開発しました。

現在、携帯電話向けMCPIには、プログラム格納用メモリのNOR型フラッシュメモリと、データ書換えの一時保存メモリであるSRAM/モバイルFCRAM[®]を搭載しています。これらに加えて次世代携帯電話には、音声や動画などの大容量ストリームデータ保存用のメモリが必要となります。本製品は、大容量ストリームデータへの高速アクセスに最適な64MビットNAND型フラッシュメモリを搭載し、ページ単位*3の書き込み速度200 μ s,ブロック単位*4の消去速度2msを実現しています。また、本製品に搭載したNAND型フラッシュメモリは×16構成のため、大容量ストリームデータの再書き込みや消去について、現在ご提供しているNAND型製品(×8構成)の2倍の高速処理が行えます。さらに、データの一時保存メモリ用に高速大容量の16Mビット モバイルFCRAM[®]を搭載しており、大容量ファイルの格納用に最適です。

特長

- **品種構成**：64MビットNAND型フラッシュメモリ(×16)
16Mビット モバイルFCRAM[®](×16)
- MB84VN23381EJ：フラッシュメモリとモバイルFCRAM[®]のデータ入出力ポートが分離
- MB84VN23391EJ：フラッシュメモリとモバイルFCRAM[®]のデータ入出力ポートが共通




写真1 外觀

お客様の多様なシステム構成に対応するため、本製品はデータ入出力ポート分離型(MB84VN23381EJ)と共通型(MB84VN23391EJ)の2種類をご用意しました。分離型は、NANDのデータバスとモバイルFCRAM[®]のデータバスが独立しているのでシステム設計が容易になります。共通型は外部接続端子数が16本減らせるため、基板配線の設計が容易になります。

● パッケージ

- ・ パッケージ：FBGA*5-123ボール
(信号ボール：92, 補強ボール：31)
- ・ サイズ：11×12×1.4(t)mm

モバイルFCRAM[®]の信号ボール配置は、JEDEC標準である従来のスタックMCPと互換があります。この周囲にNANDの信号ボールを追加しており、ピ配置は従来スタックMCPの上位互換となっています。現在、拡張したスタックMCPボール配置の標準化を進めています。

● アクセスタイム

- ・ ランダムリードアクセス：10 μ s
シリアルリードアクセス：50ns(NAND型フラッシュメモリ)
- ・ ランダムリードアクセス：90ns(モバイルFCRAM[®])

● 動作電源電圧

- ・ Vccn = 2.7V ~ 3.3V(NAND型フラッシュメモリ)
- ・ Vccs = 2.7V ~ 3.1V(モバイルFCRAM[®])

● 低消費電力

- ・ スタンバイ電流：標準1 μ A(NAND型フラッシュメモリ),
最大70 μ A(モバイルFCRAM[®])
- ・ 読み出し動作：最大30mA(NAND型フラッシュメモリ), 最大20mA(モバイルFCRAM[®])

- ・ 書込み/消去動作：最大30mA(NAND型フラッシュメモリ)
- ・ 消去/書込み回数：100万回(NAND型フラッシュメモリ)

図1・2に端子配列図，図3・4にブロック図，図5にパッケージ外形寸法図を示します。

今後の展開

本稿では次世代携帯機器へのメモリソリューションとして、新しく開発したNAND Flashを使用したスタックMCPをご紹介します。当社は、今後もメモリのトータルソリューションサプライヤとして、ますます多様化していく市場ニーズにマッチしたMCP製品を開発・

ご提供していきます。

- * 1 : FCRAM®(First Cycle Random Access Memory) : 当社が独自に開発した次世代メモリコア技術。非同期SRAM型インタフェースを採用。
 - * 2 : IMT2000(International Mobile Telecommunications 2000) : 国際電気通信連合(ITU)が定めた移動体通信システムの規格。
 - * 3 : ページ単位 : 書込み/読出しを行える最小単位。NAND型フラッシュメモリは512ワード。
 - * 4 : ブロック単位 : 消去可能領域の最小単位。NAND型フラッシュメモリは8Kワード。
 - * 5 : FBGA(Fine-pitch Ball Grid Array) : 表面実装型パッケージの一種。
- * FCRAM®は富士通株式会社の登録商標です。
* その他の製品名などの固有名詞は、各社の商標または登録商標です。

図1 MB84VN23381EJ端子配列図




図2 MB84VN23391EJ端子配列図




図3 MB84VN23381EJブロック図




図4 MB84VN23391EJブロック図





図5 パッケージ外形寸法図



64Mビット デュアルオペレーション・フラッシュメモリと 32Mビット モバイルFCRAM[®] 搭載スタックMCP

MB84VD23483EJ/MB84LD23483EJ

業界初の大容量64Mビット デュアルオペレーション・フラッシュメモリと大容量32Mビット モバイルFCRAM[®]のスタックMCPです。動画などの大容量データに対応するため、プログラム領域とRAM領域の大容量化を実現しました。

概要

近年、携帯情報機器の中でも特に携帯電話は、通話機能に加えてメールや画像の配信、ホームページの閲覧、最近ではJavaにより本格的なゲームも楽しめるなど、サービスや機能がますます充実しています。当社ではすでに、プログラム領域とRAM領域の大容量化に対応するため、64Mビット デュアルオペレーション・フラッシュメモリと8MビットSRAMまたは16Mビット モバイルFCRAM[®]*1を組み合わせたスタックMCP(Multi Chip Package)を製品化し、大変ご好評をいただいています。しかし、次世代移動通信システムIMT2000[®]*2によりサービスコンテンツはますます多様化し、携帯電話に使用されるメモリもさらなる大容量化・高速化・低消費電力化・低コスト化が求められています。このような市場ニーズに対応するため、当社は業界で初めて64Mビット デュアルオペレーション・フラッシュメモリと32Mビット モバイルFCRAM[®]を搭載した、スタックMCPの「MB84VD23483EJ」と「MB84LD23483EJ」を開発しました。

現在、携帯電話向けMCPIには、プログラム格納用メモリのフラッシュメモリと、データ書換えのワークメモリであるSRAM/モバイルFCRAM[®]を搭載しています。しかし次世代携帯電話には、音声や動画像など大容量のデータ処理、音楽配信など、単なる携帯電話にとどまらない多種多様な高機能が追加されます。このため、さらにプログラム領域とワークメモリ領域を増加する、メモリの大容量化が求められます。

今回開発したスタックMCPIは、従来の高速動作に加え、64Mビット デュアルオペレーション・フラッシュメモリはプログラム領域の大容量化、ユーザフレキシビリティ、大容量データの格納を重視し、32Mビット モバイルFCRAM[®]はワークメモリ領域の高速大容量化・低消費電力化を重視しています。本製品は、それら携帯電話に必要な2チップを搭載して最大限に特長を引き出しており、携帯電話用に最適なMCPです。

特長

本製品には次のような特長があります。

●小型化

従来の大容量スタックMCP(MB84VD23381EJ : 11mm x 12mm x 1.4mm)の取付け高さが1.4mm(最大)であるのに対し、




写真1 外観

今回開発したMB84VD23483EJとMB84LD23483EJ(10.4mm x 10.8mm x 1.2mm)の取付け高さは1.2mm(最大)を実現しており、TSOP(Thin Small Outline Package)タイプと同一です。

さらに、パッケージサイズは従来に比べて15%縮小され、さらなる小型化を実現しています。これらの小型化には、低ループ・ワイヤボンディング技術と短ワイヤボンディング技術を同時に採用して対応しています。

また、パッケージは0.8mmピッチのFBGA^{*3}タイプで、JEDEC標準の8行8列56ボールの信号端子を持っています。

●64Mビット デュアルオペレーション・フラッシュメモリ

・ FlexBank[™] アーキテクチャの採用

1つのデバイスの内部が4つのバンクに分割されています。1つのデバイスでバンクサイズの組合せを任意に指定することで、ユーザ側で作成するプログラムやデータエリア容量の増減に対してフレキシブルに対応できます。もちろん、1つのバンクに対して消去や書込みを行っている時でも、残りの3つのバンクからデータを読み出せます。

・ 2組の小セクタ(8Kバイト x 8)構成

バンクAとバンクBに、それぞれ8Kバイト x 8個の小セクタが配置されています。

・ Hi-ROM機能

通常のメモリ領域以外に、データを1回だけ書き込みできる特別な領域(256バイト)があります。

・ アクセラレーション機能

WP/ACCピンに高電圧(V_{HH})を印加することによりアクセラレーション・モードになり、書込み時間を通常の60%に短縮することが

期待できます。

●32Mビット モバイルFCRAM[®]

- ・非同期SRAMインタフェース
- ・2 Mワード×16ビット構成
- ・低消費電力

モバイルFCRAM[®]コアの低消費電力性を活かし、待機時のスタンバイ電流は100 μA(最大)という低消費電力を実現しています。

- ・パワーダウン機能

ワークメモリ領域用途に特化しており、大容量化に伴い3種類のパワーダウン機能を拡充化しています。

Sleep：従来のパワーダウン機能です。データ保持を行わないことで、スタンバイ電流10 μA(最大)を実現しています。

NAP：パワーダウンモードからの高速復帰[tCHHN= 1 μs(最小)]を可能にしています。

Partial：4 Mビットもしくは8 Mビット分の選択領域をデータ保持することにより、消費電力を最小限に押さえています。

- ・低コスト

純粋なSRAMと比べて大容量でも低価格です。

図1に端子配列図、図2にブロック図、表1に主要特性、図3にパッケージ外形寸法図を示します。

今後の展開

本稿では、次世代携帯機器へのメモリソリューションとして、大容量化・低消費電力化に重点を置いたMCPの新製品をご紹介しました。今回追加したMCPIにより、さらにお客様のシステム要求に合うMCPを選択できるようになりました。当社は今後も、市場ニーズに合った次世代携帯電話を担うメモリソリューションをご提供していきます。

* 1：FCRAM[®](First Cycle Random Access Memory)：当社が独自に開発した次世代メモリコア技術。非同期SRAM型インタフェースを採用。

* 2：IMT2000(International Mobile Telecommunications 2000)：国際電気通信連合(ITU)が定めた移動体通信システムの規格。

* 3：FBGA(Fine-pitch Ball Grid Array)：表面実装型パッケージの一種。

* FCRAM[®]は富士通株式会社の登録商標です。

* FlexBank[™]は、日本国内における富士通株式会社の商標です。

* その他の製品名などの固有名詞は、各社の商標または登録商標です。

図1 端子配列図




図2 ブロック図





表 1 主要特性

品種構成		MB84VD23483EJ	MB84LD23483EJ
搭載素子		64Mビットデュアルオペレーション・フラッシュメモリ	
		32Mビット モバイルFCRAM	
I/O構成		× 16	
電源電圧		2.7 ~ 3.1V	2.3 ~ 2.7V
動作温度		- 25 ~ 85	
リードサイクルタイム		Flash : 85ns/FCRAM : 90ns	Flash : 100ns/FCRAM : 90ns
ライトサイクルタイム		Flash : 85ns/FCRAM : 90ns	Flash : 100ns/FCRAM : 90ns
/CEアクセスタイム		Flash : 85ns/FCRAM : 90ns	Flash : 100ns/FCRAM : 85ns
FCRAM消費電流	動作時	30mA(最大)	
	スタンバイ時	100μA(最大)	
	パワーダウン時	10μA(最大)	
Flash消費電流	動作時	18mA(最大)	
	書込時	40mA(最大)	35mA(最大)
	消去時	40mA(最大)	35mA(最大)
	スタンバイ時	5μA(最大)	
Flash消去時間(標準)		1.0s/セクタ	
Flash書込み時間(標準)	バイト	8 μs	
	ワード	16 μs	
パッケージサイズ		10.4mm × 10.8mm × 1.2(t)mm	
ボール数	信号	56(JEDEC標準ピンアウト)	
	外周	25	

図 3 パッケージ外形寸法図



64MビットNOR型フラッシュメモリ、16Mビット モバイルFCRAM[®]、4MビットSRAMの3チップを搭載したスタックMCP

MB84VR5E3J1A1/MB84LR5E3J1A1

世界初の、64MビットNOR型フラッシュメモリ、16Mビット モバイルFCRAM[®]、4MビットSRAMの3チップを搭載したスタックMCPです。携帯電話の各機能に最適化したメモリ構成を実現しました。

概要

近年、携帯情報機器の中でも特に携帯電話は、通話機能に加えてメールや画像の配信、ホームページの閲覧、最近ではJavaにより本格的なゲームも楽しめるなど、サービスや機能がますます充実しています。当社はすでに、NOR型フラッシュメモリとSRAMまたはモバイルFCRAM[®]*1を組み合わせた2チップスタックMCP (Multi Chip Package) を製品化しており、携帯情報機器で幅広く使用されています。しかし、次世代移動通信システムIMT2000*2によりサービスコンテンツはますます多様化し、携帯電話に使用されるメモリも、さらなる大容量化・低消費電力化・低コスト化が求められています。このような市場ニーズに対応するため、当社は世界で初めて64MビットNOR型フラッシュメモリと16Mビット モバイルFCRAM[®]、4MビットSRAMを搭載した3チップスタックMCPの「MB84VR5E3J1A1」と「MB84LR5E3J1A1」を開発しました。

現在、携帯電話向けMCPIには、プログラム格納用メモリのNOR型フラッシュメモリと、データ書換えの一時保存メモリであるSRAM/モバイルFCRAM[®]を搭載しています。しかし、大容量化・低消費電力化・低コスト化を実現するためには複数個のMCPを使用する必要があります。

今回開発した3チップスタックMCPIは、プログラム格納用メモリの64Mビットフラッシュメモリ、大容量用ワークメモリの16MビットモバイルFCRAM[®]、低消費電力ワークメモリの4MビットSRAMを1つのパッケージに実装しました。本製品は、ますます高性能化していく携帯電話に最適なメモリソリューションです。

特長

●実装面積の低減

従来は、フラッシュメモリ+モバイルFCRAM[®]、またはフラッシュメモリ+SRAMという2つのMCPを組み合わせることで携帯電話機能に対応していましたが、1パッケージに3チップを搭載することで、従来より実装面積を小さくできます。例えば、32Mビットフラッシュメモリ+16MビットモバイルFCRAM[®]と32Mビットフラッシュメモリ+4MビットSRAMの2つのMCPを使用したときの面積は154mm²ですが、同容量を1パッケージで実現した本製品は112.32mm²であり、実装面積を約27%削減できます。

●基板への負担を軽減




写真1 外観

フラッシュメモリ+モバイルFCRAM[®]とフラッシュメモリ+SRAMの2パッケージの組合せは、各々のバスを基板に配線しなければなりません。これに対し本製品は、フラッシュメモリ+モバイルFCRAM[®]+SRAMが1パッケージになっており、モバイルFCRAM[®]とSRAMのバスの共通化が図れるため、実装基板への負担が少なくなります。

●パッケージ

- ・パッケージ：FBGA*3-85ボール
(信号ボール：60，補強ボール：25)
- ・サイズ：10.4×10.8×1.3(t)mm

フラッシュメモリとモバイルFCRAM[®]部の信号ボール配置は、JEDEC標準である従来のスタックMCPと互換があります。信号エリア中央部に3チップ目の信号ボールを追加しています。現在、拡張したスタックMCPボール配置の標準化を進めています。また、従来の2チップスタックMCPIは高さが1.4mmでしたが、小ボールを使用することで、3チップスタックMCPでも高さ1.3mmを実現しました。

表1に主要特性、図1に3チップスタックMCPの構成断面図、図2に端子配列図、図3にブロック図、図4にパッケージ外形寸法図を示します。

今後の展開

本稿では、次世代携帯機器へのメモリソリューションとして、新しく開発した3チップMCPをご紹介しました。当社では今後も、市場ニーズに適應するフラッシュメモリ応用商品の開発・ご提供を行います。

表 1 主要特性

品種構成		MB84VR5E3J1A1	MB84LR5E3J1A1
搭載素子		64Mビット NOR型フラッシュメモリ 16Mビット モバイルFCRAM 4Mビット SRAM	
I/O構成		× 16	
電源電圧		2.7~3.1V	2.3~2.7V
動作温度		- 25 ~ 85	
リードサイクルタイム		Flash : 85ns/FCRAM : 90ns/SRAM : 85ns	Flash : 100ns/FCRAM : 90ns/SRAM : 100ns
ライトサイクルタイム		Flash : 85ns/FCRAM : 90ns/SRAM : 85ns	Flash : 100ns/FCRAM : 90ns/SRAM : 100ns
/CEアクセスタイム		Flash : 85ns/FCRAM : 90ns/SRAM : 85ns	Flash : 100ns/FCRAM : 90ns/SRAM : 100ns
FCRAM消費電流	動作時	20mA(最大)	
	スタンバイ時	70 μ A(最大)	
	パワーダウン時	10 μ A(最大)	
SRAM消費電流	動作時	40mA(最大)	
	スタンバイ時	7 μ A(最大)	
Flash消費電流	動作時	18mA(最大)	
	書込時	40mA(最大)	35mA(最大)
	消去時	40mA(最大)	35mA(最大)
	スタンバイ時	5 μ A(最大)	
消去時間(標準)		1.0s/セクタ	
書込み時間(標準)		ワード 16 μ s	
パッケージサイズ		10.4mm × 10.8mm × 1.3(t)mm	
ボール数	信号	60	
	外周	25	

図 1 3チップスタックMCPの構成断面図





図 2 MB84VR5E3J1A1端子配列図



- * 1 : FCRAM[®](First Cycle Random Access Memory): 当社が独自に開発した次世代メモリア技術。非同期SRAM型インタフェースを採用。
- * 2 : IMT2000 (International Mobile Telecommunications 2000) : 国際電気通信連合 (ITU) が定めた移動体通信システムの規格。
- * 3 : FBGA (Fine-pitch Ball Grid Array): 表面実装型パッケージの一種。

図3 ブロック図




図4 パッケージ外形寸法図

