

# 64Mb( x 16 )NOR型デュアルオペレーション・フラッシュメモリと 32Mb( x 16 )モバイルFCRAM<sup>®</sup>を2チップ搭載したMCP MB84VR5E4J4J1

世界初の、64MビットNOR型デュアルオペレーション・フラッシュメモリと32MビットFCRAM<sup>®</sup>を2個搭載した3チップスタックMCPです。従来の2チップスタックMCPよりワーク領域のモバイルFCRAM<sup>®</sup>を大容量化し、より複雑で高度なプログラムが高速実行できます。

## 概要

最近では携帯電話の用途として、通話機能以上にメールやブラウザ機能が重視されつつあり、今後さまざまなサービスコンテンツの拡充が図られています。また、既にJava OS搭載の携帯電話が発売されており、ゲームなど複数のアプリケーションの動作が可能です。このような状況をふまえ、当社では64MビットNOR型フラッシュメモリと32Mビット モバイルFCRAM<sup>®</sup>1搭載品種「MB84VD23483EJ」を開発・製品化し、市場ニーズにいち早く対応してきました。

しかし現在では、第3世代移动通信システムIMT-2000<sup>\*2</sup>の試験運用が一部が始まっています。これら次世代携帯電話の特長の1つとして、従来の携帯電話に比べてより高度なアプリケーションの高速実行が可能なが挙げられます。したがって、次世代携帯電話ではより大容量のワークメモリが必要であり、既存のMCPでは容量が不足すると予想されます。

当社はIMT-2000による次世代携帯電話の本格的普及を見越して、世界で初めて64MビットNOR型フラッシュメモリと、モバイル用途向け低消費電力型32Mビット モバイルFCRAMを2個搭載した、3チップスタックMCP「MB84VR5E4J4J1」を開発・製品化しました。

現在、携帯電話向けMCPIにはプログラム格納用メモリのNOR型フラッシュメモリと、データの一時保存・書換え用のワークメモリとなるSRAMまたはFCRAMが搭載されています。本製品では、ワークメモリの32Mビット モバイルFCRAMを2個実装することにより、トータルで64Mビットもの大容量ワークメモリの搭載を実現しています。これにより、携帯電話上でのアプリケーションの高速実行と、フラッシュメモリ - ワークメモリ間のデータ転送回数の削減が容易になります。また、本製品に搭載されている64Mビット デュアルオペレーション・フラッシュメモリは、高い汎用性と大容量・低消費電力を実現しており、32Mビット モバイルFCRAMは、モバイル用途向けに高速・低消費電力・低コスト化に注力しています。これらのデバイスを組み合わせた本製品は、携帯電話のパフォーマンス向上に大きく貢献することが可能で、次世代携帯端末向けとして最適なデバイスです。




写真1 外観

## 特 長

表 1 に主要特性，図 1 に端子配列図，図 2 にブロック図，図 3 に外形寸法図を示します。

### ● 品種構成

64Mビット デュアルオペレーション・フラッシュメモリ/32Mビット モバイルFCRAM × 2 : 32Mビット モバイルFCRAMを2個搭載することにより，プログラム格納用メモリとワークメモリの容量がともに64Mビットという，極めて大容量のMCPを実現しました。

#### ● 64Mビットデュアルオペレーション・フラッシュメモリ

(512ワード×16ビット)×2 + (1536ワード×16ビット)×2の計4バンク構成

FlexBank™アーキテクチャの採用により，デバイス内部の4バンクを任意に組み合わせ可能

読出し/書込み動作が同時に行えるデュアルオペレーション機能を搭載

スタンバイ時typ1 μAの低消費電力設計

#### ● 32Mビット モバイルFCRAM

2Mワード×16ビット構成

非同期SRAMインタフェース

スタンバイ時100 μA (最大)の低消費電力設計，消費電力を

抑える3種類のパワーダウン機能を搭載

低コスト化：モバイルFCRAMはDRAMコア設計の擬似SRAMであるため，純粋なSRAMと比べて低コストです。

### ● パッケージ

・パッケージ：FBGA\*3-85ボール(信号ボール：60，補強ボール：25) 信号ボール配置は，JEDEC標準である従来の2スタックMCPと上位互換です。従来の半田ボールは高さ0.36mm～0.38mmですが，本製品は高さ0.1mmの小型半田ボールを採用することにより，パッケージ取付け高さを低く抑えています。なお，小型半田ボールの採用による実装信頼性の低下はありません。

・サイズ：10.4×10.8×1.3(t)mm( MB84VR5E4J4J1 )

本製品は3チップスタックMCPであるにも関わらず，従来の2チップスタックMCP( MB84VD23483EJ : 10.4×10.8×1.2(t)mm )に比べて，パッケージの取付け高さを同等に，基板上でのパッケージ占有面積を全く同一に抑えました。


### ● フリップチップ接続技術

当社が開発してきた多くのスタックMCPは，接続にワイヤボンディング方式を用いていました。しかし本製品のように，同一サイズのチップを組み合わせる場合(32Mビット モバイルFCRAMを2個搭載)はチップパッドが重なるため，ワイヤボンディング方式によるスタックMCP化は実現できませんでした。そこで本製品は，フリップチップ接続を用いたMCPパッケージ技術を適用しています。フリップ

表 1 主要特性

品種構成		MB84VR5E4J4J1
搭載素子		64Mビット デュアルオペレーション・フラッシュメモリ
		32Mビット モバイルFCRAM × 2
I/O構成		× 16
電源電圧		2.7V ~ 3.1V
動作温度		- 25 ~ 85
FCRAM AC特性	リードサイクルタイム	85ns
	ライトサイクルタイム	
	/CEアクセスタイム	
Flash AC特性	リードサイクルタイム	85ns
	ライトサイクルタイム	
	/CEアクセスタイム	
FCRAM消費電流	動作時	30mA(最大)
	スタンバイ時	100μA(最大)
	パワーダウン時	10μA(最大)
Flash消費電流	動作時	18mA(最大)
	書込み時	40mA(最大)
	消去時	40mA(最大)
	スタンバイ時	5μA(最大)
Flash消費時間(標準)		1.0s/セクタ
Flash書込み時間		16μs
パッケージサイズ		10.4mm × 10.8mm × 1.3(t)mm
ボール数	信号	60( JEDEC標準 )
	外周	25

図1 端子配列図



チップ接続では、下チップのパッドにハンブを形成したあとフェイスダウンで直接基板に実装し、チップ下面にアンダーファイルを流し込んで固定します。このあと、フリップチップ実装したチップ上面に、残り2チップを従来と同様ワイヤボンディングで実装し、3チップのスタックMCPを実現しています。なお、フリップチップ接続技術の採用によるMCPのパッケージ高さの増加はありません。

●アクセスタイム

- ・ランダムリードアクセス：  
85ns( NOR型フラッシュメモリ )
- ・ランダムリードアクセス：  
85ns( モバイルFCRAM )


●動作電源電圧

- ・Vccf = 2.7V ~ 3.1V( NOR型フラッシュメモリ )
- ・Vccr = 2.7V ~ 3.1V( モバイルFCRAM )

●低消費電力

- ・スタンバイ電流：  
標準1 μA( NOR型フラッシュメモリ )，最大100 μA( モバイルFCRAM / 1チップ当たり )
- ・読出し動作：  
最大18mA( NOR型フラッシュメモリ )，最大30mA( モバイルFCRAM / 1チップ当たり )
- ・書き込み/消去動作：  
最大40mA( NOR型フラッシュメモリ )

図2 ブロック図



・消去/書き込み回数：100万回( NOR型フラッシュメモリ)

## 今後の展開

本稿では、次世代携帯機器に最適化したメモリソリューションとして、大容量3チップスタックMCPをご紹介しました。今後も当社は、ブロードバンド時代を牽引するフラッシュメモリのトータルソリューションサプライヤとして、MCPのさらなる小型化・大容量化を実現し、複雑かつ多様化していく市場ニーズを常に先取りした先進的な製品を開発・ご提供していきます。

- \* 1 : モバイルFCRAM( First Cycle Random Access Memory ) : 当社が独自に開発したDRAMを応用した次世代メモリコア技術。
- \* 2 : IMT-2000( International Mobile Telecommunications 2000 ) : 国際電気通信連合( ITU )が定めた移動体通信システムの規格。
- \* 3 : FBGA( Fine-pitch Ball Grid Array ) : 表面実装型パッケージの一種。

- \* FCRAMIは、富士通株式会社の登録商標です。
- \* Flex Bankは、日本国内における富士通株式会社の商標です。
- \* JavaおよびすべてのJava関連の商標およびロゴは、米国Sun Microsystems社の商標または登録商標です。

図3 外形寸法図

