GTM-MML4VXJ
Skip to main content

English

Japan

プレスリリース

2017年5月31日
富士通インターコネクトテクノロジーズ株式会社

内蔵薄膜キャパシタの容量を拡充した
半導体パッケージサブストレートを開発

静電容量を2倍に増量し更なる高性能化に対応

富士通インターコネクトテクノロジーズ株式会社(本社:長野県長野市、代表取締役社長:板東 陽一)は、 最新のハイエンドサーバに適用(注1)された薄膜キャパシタ(TFC=Thin Film Capacitor)を内蔵(注2)した半導体パッケージサブストレート「GigaModule-EC」の機能拡張版である静電容量を2倍に拡大した「GigaModule-EC 2.0」を開発し、サンプル基板の出荷を開始したことをお知らせいたします。
背景
省電力で高性能な半導体を安定的に動作させるためには、電源系の管理が非常に重要となっており、電源安定化に欠かせないバイパスキャパシタには、高周波領域に対応した大容量化が強く要求されています。接続インダクタンスの低減/搭載スペースの最小化には薄膜キャパシタのサブストレート内への内蔵が有効ですが、半導体の進化に合わせた十分な静電容量の確保が課題となっていました。
本技術の特徴
大容量のバイパスキャパシタを半導体の直下に設置可能で、高周波領域に対応したTFC内蔵技術です。適用範囲を拡大するため現行のGigaModule-ECと比較し、開発したGigaModule-EC 2.0は静電容量を2倍にすることが可能になりました。
種類 GigaModule-EC(現行品) GigaModule-EC 2.0(開発品)
静電容量 1.0μF/cm2 2.0μF/cm2
期待される効果
1. キャパシタの電気的性能を最大限に利用
半導体の直下に大容量のTFCを配置することで低周波から高周波まで広い領域で効果を得られます。
容量の増加により、更なる大電流の変化に対応可能です。
2. スペースを有効に活用
TFCを層構造で内蔵することにより、実装面積、配線領域を有効に活用でき、小型化に貢献します。
容量の増加により、更なるスペースの小型化に貢献します。
3. 静電容量を自由に設定
キャパシタの形状はエッチングで形成するため、必要に合わせた静電容量を設定できます。
TFCの静電容量は2.0μF/cm2と大容量で、さまざまな用途に利用できます。
サンプル基板
基板構造基板構造 基板外観基板外観

 基板仕様

 TFC仕様
層構成  8層板 コアレス
板厚  0.4mm
バンプピッチ  150um
TFC内蔵  1set
静電容量  2.0μF/cm2
比誘電率  ~1,000
Tanδ  0.2以下
動作電圧  4.0V以下
部品厚さ  35um以下 (内蔵後)

データ提供 : TDK株式会社

GigaModule-EC 2.0を採用することにより半導体の性能向上や実装密度の向上が可能になり、お客様の製品の市場競争力および飛躍的な性能の向上を実現します。

展示会について
下記展示会にて、GigaModule-ECシリーズ の発表およびサンプルの展示を行います。
展示会名: JPCA Show 2017(第47回 国際電子回路産業展)
開催期間: 2017年6月7日 ~ 9日(3日間開催)
開催場所: 東京ビッグサイト 東5ホール、小間番号 5C-11
会場内で開催されますNPIプレゼンテーションで詳細をご紹介します。是非ご来場下さい。
6月7日水曜日 14時50分から15時20分まで 東6ホール 6H-NPI 会場Ⅰ(無料)
6月9日金曜日 15時30分から16時00分まで 東6ホール 6H-NPI 会場Ⅰ(無料)
注釈
 注1 富士通株式会社の最新SPARC64プロセッサ「SPARC64™ XII」に採用され、UNIXサーバ「SPARC M12」に搭載されています。
 
 注2 TFC内蔵技術にはソニーセミコンダクタソリューションズ株式会社と共同開発した技術が使用されています。
 

本件についてのお問い合わせ

広報担当
icon-telephone 電話: 044-754-2260

icon-form お問い合わせフォーム

GTM-PS6H6Z