GTM-MML4VXJ
Skip to main content

English

Japan

プレスリリース

2016年5月23日
富士通インターコネクトテクノロジーズ株式会社

薄膜キャパシタが内蔵可能な半導体パッケージサブストレートを開発

1.0μF/c㎡のキャパシタをコアレス基板にも内蔵

 当社は、富士通株式会社(本社:東京都港区、代表取締役社長:田中 達也)、株式会社富士通研究所(本社:神奈川県川崎市、代表取締役社長:佐々木 繁)、富士通アドバンストテクノロジ株式会社(本社:神奈川県川崎市、代表取締役社長:宮澤 秋彦)の協力を得て、薄膜キャパシタ(TFC=Thin Film Capacitor)内蔵技術を開発(注1)し、次世代ハイエンドサーバ向けにサンプル基板の出荷を開始したことをお知らせいたします。
背景
 省電力で高性能な半導体を安定的に動作させるためには、電源系の管理が非常に重要となっており、電源安定化に欠かせないバイパスキャパシタには、高周波領域に対応した大容量化が強く要求されています。接続インダクタンスを低減させるためにはキャパシタを半導体により近い位置へ搭載することが必要ですが、小型化が必要な半導体パッケージでは搭載位置や十分な静電容量の確保が課題となっていました。
本技術の特徴
 大容量のバイパスキャパシタを半導体の直下に設置可能で、高周波領域に対応したTFC内蔵技術です。本技術は半導体サブストレートに使用される基板構造(GigaModule-EC)に適用します。基板構造は2種類の構成が可能であり、ハイエンド機器からウェアラブル機器まで幅広く対応することが出来ます。
GigaModule-2EC
大型、高性能な半導体チップに対応するため、ビルドアップ基板のコア層に内蔵
GigaModule-4EC
高密度、薄型化に対応するため、コアレス基板のビルドアップ層に内蔵
期待される効果
(1) キャパシタの電気的性能を最大限に利用
半導体の直下にTFCを配置することで低周波から高周波まで広い領域で効果を期待できます。
(2) スペースを有効に活用
TFCを層構造で内蔵することにより、実装面積、配線領域を有効に活用でき、小型化に貢献します。
(3) 静電容量を自由に設定
キャパシタの形状はエッチングで形成するため、必要に合わせた静電容量を設定できます。
TFCの静電容量は1.0μF/c㎡と大容量で、さまざまな用途に利用できます。
GigaModule-2EC, 4ECの層構成例
GigaModule-2EC, 4ECの層構成例
2016年5月27日 断面図更新
TFCの仕様
静電容量 1.0μF/c㎡ サンプル基板の外観写真
サンプル基板の外観写真
比誘電率 1,000以下
Tanδ 0.1以下
動作電圧 4.0V以下
部品厚さ 35um以下(内蔵後)
データ提供 TDK株式会社 サンプル提供 富士通株式会社

 GigaModules-ECシリーズを採用することにより半導体の性能向上や実装密度の向上が可能になり、お客様の製品の市場競争力および飛躍的な性能の向上を実現します。

展示会について
 下記展示会にて、GigaModules-ECシリーズの発表およびサンプルの展示を行います。
展示会名 JPCA Show 2016(第46回 国際電子回路産業展)
会期 2016年6月1日水曜日から3日金曜日
午前10時から午後5時
場所 東京ビッグサイト 東5ホール 交通アクセスはこちらから
小間番号 PWB製品ゾーン ブース番号 5D - 24
 会場内で開催されますNPIプレゼンテーションで詳細をご紹介します。是非ご来場下さい。
 JPCA Show 2016 出展のご案内
6月1日水曜日 13時30分から14時00分まで 東5ホール 5H-NPI 会場Ⅱ(無料)
6月2日木曜日 12時10分から12時40分まで 東5ホール 5H-NPI 会場Ⅱ(無料)
注釈
注1 薄膜キャパシタ(TFC=Thin Film Capacitor)内蔵技術を開発
TFC内蔵技術にはソニーセミコンダクタソリューションズ株式会社と共同開発した技術が使用されています。
GTM-PS6H6Z