SoC用混載メモリ

SoC Embedded Memories

あらまし

画像や音声処理に使用するシステムLSI(SoC)では,機能増加に伴い,搭載されるメモ リ容量が増している。現行のSRAMを使い続けると,チップ面積や消費電力の増大が問題と なる。この問題を解決するために,搭載するメモリの特長を生かし,用途に合わせたSoC用 混載メモリの開発を進めている。

本稿では,SoC用混載メモリのうち,大容量・低消費電力用途向けのDTM,低消費電力の不揮発性メモリであるFRAM,高速・大容量不揮発性メモリであるMRAMの開発状況について紹介する。

Abstract

The functionality of SoCs for graphics and audio applications is increasing; as a result, the density of embedded memory on these chips is also increasing. Moreover, the increases in chip area and power consumption have become big issues for embedded SRAMs. Extensive research and development of alternative memories have been conducted to address these issues. In this paper, we describe the R&D status of DTMs for high-density, low-power applications; FRAMs for nonvolatile, low-power applications; and MRAMs for nonvolatile, high-speed, and high-density applications.



田中 均(たなか ひとし) 基盤技術研究所シリコンデバイス研 究部 所属 現在,シリコン基盤技術とメモリ技 術開発に従事。 特

まえがき

半導体の技術進歩に支えられて,システムLSI (SoC:System-on-chip)の高集積化が進んでいる。 画像や音声処理に伴うデータ処理量の増大に対応し て,SoCに搭載されるメモリ容量は増加の一途であ る。図-1は,ITRS(International Technology Roadmap for Semiconductors)のロードマップに 示されているSoCのチップ面積に占めるメモリの割 合である⁽¹⁾用途に応じて必要とされるメモリの容 量は異なるが,平均すると,半分がメモリの領域と なる。微細化の指標であるテクノロジノードは,3 年ごとに前の世代の70%に縮小して,単位面積あた りに搭載されるトランジスタ数は倍となる。チップ 面積に占めるメモリの割合が増えているので,メモ リ容量はテクノロジノード以上に増加する傾向にある。

SoCの基本となるメモリは,6個のトランジスタ から成る6T-SRAMである(図-2)。SoCの演算処理 を担当するロジックトランジスタにより構成されて おり,専用のプロセスを追加する必要がなく,高速 であるために使いやすいメモリである。欠点は,6 個のトランジスタにより1ビットを構成するために, 1ビットあたりのセル面積が大きく,大容量化に向 かない点である。また,微細化の進行に伴い,本来, 低消費電力が利点の一つであったSRAMのリーク 電流の増加,ソフトエラー率の上昇,ノイズマージ ンの減少という課題が顕在化してきている。

この6T-SRAMに代わり得る代替メモリに要求さ



図-1 ITRSによるチップ面積に占めるメモリの割合とテ クノロジノード

Fig.1-Memory area percentages in SoC and technology node depicted in International Technology Roadmap for Semiconductors.

- れる要件は以下のとおりである。
- (1) 1ビットあたりのセル面積が小さく,大容量化 できること。
- (2) 代替メモリのための追加プロセスが少なく, コスト増が小さいこと。
- (3) 高速での読み書きができること。
- (4) 消費電力が少ないこと。とくに電源を切って もデータを保持できる不揮発性を有することが 望ましい。
- (5) ソフトエラーに強いこと。
- (6) ロジックトランジスタの動作電圧と同じか(1.0~1.2 V), それに近いこと。

これらの要件を実現する候補となるメモリについ て,表-1にまとめた。単体メモリにおいては非常に 大きな市場をDRAMとフラッシュメモリが形成し ている。SoC用混載メモリでも両者は使われている が,DRAMにおいては,微細化してもキャパシタ 容量を確保するための立体化が極度に進み、作製工 程が複雑化している。フラッシュメモリでは,本質 的に,データの書換え回数が106回程度と有限なた め,フラッシュマイコンなどのような,データを めったに書き換えない用途に使われている。そこで, SRAM, DRAM, フラッシュメモリに代わる, 種々のメモリの開発が行われている。上記すべての 要件を満たすユニバーサルメモリはまだ存在しない ため、各メモリの特長を生かす応用を目指した開発 がなされている。それらをまとめたものが,図-3で ある。図-3(a)では,アクセス時間とメモリ容量 の関係や,代表的な用途を示した。5 ns以下の高速



図-2 6T-SRAM回路 Fig.2-6T-SRAM circuit.

		SRAM	DRAM	フラッシュ	DTM	FRAM	MRAM
製造性	セル面積	120F ²	20F ²	$10 \sim 25 F^2$	$12 \sim 20 F^2$	$20 \sim 40 F^2$	$20 \sim 30 F^2$
	追加プロセス	なし	あり	あり	あり	あり	あり
	新材料	なし	なし あり	なし	なし	あり	あり
特性	読出し速度	1 ~ 10 ns	10 ~ 50 ns	20 ~ 70 ns	10 ~ 50 ns	30 ~ 100 ns	5 ~ 50 ns
	書込み速度	1 ~ 10 ns	10 ~ 50 ns	100 µs ~ 1 ms	10 ~ 50 ns	30 ~ 100 ns	5 ~ 50 ns
	書換え耐性(回)	無限	無限	106	10 ¹³ 以上	10 ¹³ 以上	無限
	保持特性	揮発性	揮発性	不揮発性	揮発性	不揮発性	不揮発性

表-1 混載メモリの比較

: セル面積の欄のFは加工寸法を意味する。90 nmテクノロジであれば,F = 90 nm。各メモリのセル面積を比較する場合は,面積 F²の何倍であるかを使う。

F~の内信 Cのるかを使う。

SRAM : Static Random Access Memory DRAM : Dynamic Random Access Memory

フラッシュ:Flash Memory

DTM : Direct Tunneling Memory

FRAM : Ferroelectric Random Access Memory

MRAM : Magnetoresistive Random Access Memory



図-3 混載メモリの機能と用途 Fig.3-Performance of various embedded memories and their applications.

メモリについてはSRAMしか選択肢がないが,10 ~50 ns領域の混載メモリとして,新規メモリの適 用が期待される。図-3(b)では,動作電圧と消費 電力を示した。不揮発性メモリであれば,データを 保持するための電力が不要となるという大きな利点 がある。同じ不揮発性メモリでも,データの書換え に際して,高電圧や高電流が必要なものもあり,そ の際に電力を消費することとなる。さらに,これら のメモリを搭載するに当たって,SoC製造工程に, 追加のプロセスや,新規の材料を加える必要がある 場合には,量産までに多くの労力や時間と新規プロ セス設備を要するという課題が生ずる。これらの課 題と,新規メモリを搭載することによるSoCの機能 向上(主に,大容量化と低消費電力化)とを総合的 に判断して,メモリが開発される。 本稿では,SoC用混載メモリの中でもRAMとし て用いる,ダイレクトトンネルメモリ(DTM: Direct Tunneling Memory),強誘電体メモリ (FRAM:Ferroelectric Random Access Memory), 磁気メモリ(MRAM:Magnetoresistive Random Access Memory)の研究開発について紹介する。

DTM (ダイレクトトンネルメモリ)

DTMは,フラッシュメモリと類似の構造をして いるメモリである(図-4)²⁾最大の特長は,通常の CMOSプロセスと同じ材料によりセルが作成され ることであり,新材料や新プロセス装置を導入する 必要がないので,SoCの中に組み込みやすい。図-4 の構造を保ったまま,大きさを縮小できるので,大 容量混載メモリとしての適用を目指している。フ



図-4 DTMのセル構造 Fig.4-Cell structure of direct tunneling memory.

ラッシュメモリと同様に,絶縁膜に挟まれたフロー ティングゲートに蓄えた電子の有無により,0/1の データを記録する。フラッシュメモリにおいては, 10年以上のデータ保持特性を確保するために、ト ンネル膜を10nm前後と十分に厚くしている。一方, DTMでは,高速動作するように,このトンネル膜 を3nm以下に薄くする。3nm以下の領域では,量 子効果により電子がトンネル膜をすり抜けるダイレ クトトンネル電流が増すため,高速で電子を注入す ることができる。すでに最先端のSoCでは,ゲート 絶縁膜は1 nm近くまで薄くなっており,薄いゲー ト絶縁膜を使うことの量産上の問題はない。しかし, フローティングゲートに蓄積された電子は,この薄 いトンネル膜を通って基板に逃げやすくなるので, もはや電子をフローティングゲートに10年間保つ ことができない。そこでDTMは不揮発性メモリと して用いるのではなく,DRAMと同様のリフレッ シュ動作を伴う揮発性メモリとして用いる。

SoCの混載メモリとして用いるには,読み書きの スピードが重要である。図-5では,1.6 nmトンネ ル膜のDTMに対して,5 Vのゲート電圧をかけたと きの書込み速度を示した⁽³⁾ 混載メモリの速度の目 安となる10 nsの速度を得ている。加えて,同じデ バイスのデータ保持時間が問題となる。時間ととも にフローティングゲートに蓄えられた電荷がトンネ ル絶縁膜を通して抜けていくので,電荷が完全にな くなる前にデータを読んで,もう一度同じセルに書 き込むリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ る。このリフレッシュ動作の時間を決定するためであ



Fig.5-Programing characteristics of DTM.

達成した⁽³⁾ 同様にリフレッシュ動作を行うDRAM に比べると、2けた以上のリフレッシュ間隔の長期 化が期待できる。また、画像処理のように、一定間 隔で、データがすべて書き換わる用途においては、 1秒以上のデータ保持時間があれば、リフレッシュ 動作が不要となる。実際の適用においては、5 Vと いう電圧は高すぎるので、低電圧化を検討した。デ バイスシミュレーションにより⁽⁴⁾ 各種のパラメタ を最適化した結果、高速化には、トンネル絶縁膜を 薄くして1.1 nmとすること、またデータ保持時間 を長くするには、基板濃度やフローティングゲート 濃度を調整することが有効であった。最適化の後、 3.3 Vの動作電圧において、アクセス速度10 ns, データ保持時間2.5秒を得た。

DTMは、このようにDRAMと同様の揮発性メモリとして開発を進めている。

FRAM (強誘電体メモリ)

FRAMは強誘電体膜の分極特性を0/1のデータに 対応させたメモリである(図-6)。電圧をゼロとし て外部電界を取り除いても,分極特性が維持される ので不揮発性メモリとして動作する。FRAMにつ いては,本誌2002-3月号FRAM特集⁽⁵⁾においても, 取り上げられている。FRAMの最大の特長はその 消費電力の低さにある。このため,スマートカード に代表されるような低消費電力を生かした用途に今 後広く使われていくと期待されている。また,富士 通は2004年10月に1 MビットFRAMの量産を発表 した⁽⁶⁾

現在のFRAMの量産ではスパッタ法により強誘 電体膜を作製している。次世代のFRAMでは,メ



図-6 強誘電体結晶の基本特性 Fig.6-Fundamental characteristics of ferroelectric crystals.



図-7 PZT膜の成膜法と分極特性 Fig.7-Growth methods of PZT layers and resulting polarization characteristics.

モリ容量がより大きく,低電圧で動作することが求 められている。これを実現するには,より緻密な膜 を作製できて,分極特性も向上するMOCVD法(有 機金属化学気相成長法)による成膜技術が必要とな る(図-7)。CMOSの世代が進むと電源電圧が下 がってくるので,低電圧における分極特性の大きさ が重要である。図に示すようにMOCVD法により, 低電圧領域での特性向上を期待できる。4 Mビット から64 MビットのFRAMの実現を目指して,開発 を進めている。

本特集号「RFIDシステムにおける高速処理技術」でもFRAMのRFIDへの応用が述べられている。 これもFRAMの低消費電力特性を生かしたものである。



図-8 MRAMのセル構造 Fig.8-Cell structure of MRAM.

MRAM (磁気メモリ)

MRAMは磁気トンネル接合(MTJ:Magnetic Tunnel Junction)の磁気抵抗値の大小により, データを記録するメモリである(図-8)。1nm程度 の薄いトンネル絶縁膜の上下にある強磁性体薄膜の スピンが平行か,反平行かによって,MTJを流れ るトンネル電流の値が異なる。下側の強磁性体膜の スピンの方向を固定して,上側のフリー層と呼ぶ強 磁性体膜のスピンの方向を変化させる。このために 必要な磁界は、配線に流す電流により発生させる (図-8)。スピンの反転は磁場をかけたときのみ起こ るので不揮発性メモリとして動作する。この反転は ナノ秒以下の高速に起こる現象であり,高速のデー タ書換えが原理的に可能である。また,スピンの反 転には材料構造の変化を伴わないので,反転を繰り 返しても特性の劣化がない。したがって,高速大容 量の不揮発性メモリとして期待されている。





(b) 1T2MTJセル構造

図-9 1T2MTJ回路方式 Fig.9-1T2MTJ circuit.

MRAMの開発における課題を以下に示す。

- (1) 0/1に対応するMTJの磁気抵抗変化率(MR 比)が50%程度と小さいため,MTJの磁気抵抗 のばらつきを抑えることが重要となる。
- (2) データ書込みの際に配線に流す電流が大きい
 (~5mA)ために,配線の信頼性を確保することが必要となる。
- (3) 微細化に伴い100 nm以下にMTJを小さくす ると,スピンを反転させるために必要な磁界が 増すので,微細化の障害となる。
- (4)書込みの際に隣接するセルが不安定となり、 データが書き換わる可能性があるので、マージ ンを持った書込み法の開発が必要となる。

(1)の課題については,MTJのばらつきの影響 を抑えるために1T2MTJという回路方式(図-9)を 提案した⁽⁷⁾ 2個のMTJに相補的にデータを書き込ん で,倍の抵抗差を読み出すことにより,マージンを 確保する。1個のMTJに1個の選択用のトランジス タを接続する,通常の1T1MTJ方式より構成要素が 増えるものの,MTJのばらつきの影響を防ぐこと が可能となる。また,トンネル絶縁膜として, Al₂O₃の代わりにMgO膜を使うことにより,50%の MR比が200%以上と4倍改善されることが報告され ている。^{(8).(9)} このMgOを採用することにより, 1T2MTJの回路マージンが更に向上し,高速動作が 可能となる。(2)と(3)の課題については,MTJ の材料や層構造におけるブレークスルーが必要であ る。(4)については,MTJの加工形状の最適化に より,隣接するセルへの影響を抑えられつつある。 150 nm × 200 nm程度のMTJを用いて,64 Mビッ トクラスの混載MRAMの実現を目指している。



本稿では,SoC用混載メモリとして用いられてき たSRAMの課題を解決する有力候補のメモリであ るDTM, FRAM, MRAMについて開発状況を紹介 した。これら以外にも, 混載メモリとして, 相変化 材料(GeSbTe)を用いるPRAM(Phase change Random Access Memory),抵抗变化材料 (PrCaMnOやNiO)を用いるRRAM (Resistance Random Access Memory), カーボンナノチューブ を用いるメモリ,SOI基板を使ったキャパシタレス DRAMが提案されている。SRAM, DRAMによる 既存の混載メモリの課題が大きくなっており、この 解決策となる代替メモリの開発が待たれている状況 である。メモリに対するすべての要件を満たすユニ バーサルメモリというものは存在しないので , 特長 を生かしたメモリの開発が進められている。メモリ は,システムをその中に取り込んでいくSoCにとっ て, 高機能, 低消費電力を実現する大きな要素とな る。そのために代替メモリの開発に寄せられる期待 は大きい。

参 考 文 献

(1) International Technology Roadmap for Semiconductors 2004 Update .

http://public.itrs.net/

- (2) N. Horiguchi et al. : A Direct Tunneling Memory
 (DTM) utilizing novel floating gate structure .
 IEDM Tech. Digest , 1999 , p.922-924 .
- (3) K. Tsunoda et al. : Ultra-High Speed Direct Tunneling Memory (DTM) for Embedded RAM Applications . Symposium of VLSI Technology Digest , 2004 , p.152-153 .
- (4) H. Tashiro et al. : Device Design of Direct Tunneling Memory (DTM) Using Technology Computer Aided Design (TCAD) for Low-Power

RAM Applications . *Japanese Journal of Applied Physics*, Vol. 44, p.2137-2141 (2005).

- (5) 特集1:FRAM. FUJITSU, Vol. 53, No.2, p.95-122(2002).
- (6) 1 Mビット(x8/x16) FRAM MB85R1001/MB85R1002. *FIND*, Vol.22, No.6, p.10-13 (2004).
- (7) M. Aoki et al. : A Novel Voltage Sensing 1T/2MTJ Cell with Resistance Ratio for Highly Stable and Scalable MRAM . Symposium on VLSI Circuits

Digest, 2005, p.170-171.

- (8) S. S. P. Parkin et al.: Giant tunneling magnetoresistance at room temperature with MgO (100) tunnel barriers. *Nature Materials*, Vol.3, p.862-867 (2004).
- (9) S. Yuasa et al. : Giant room-temperature magnetoresistance in single-crystal Fe/MgO/Fe magnetic tunnel junctions . *Nature Materials* , Vol.3 , p.868-871 (2004).

