Skip to main content

Fujitsu

Japan

FUJITSU Server PRIMEQUEST 2000シリーズ 機能・アーキテクチャー 最新インテル® Xeon® プロセッサー

最新のインテル Xeon プロセッサー では、CPU間の通信にQPI(Quick Path Interconnect)と呼ばれる高速システムバスを使用しています。最新のインテル Xeon プロセッサー にはQPIインターフェースとメモリコントローラ、PCI Expressコントローラが内蔵されているため、CPU同士をQPIで接続することで、スケールアップ構成が可能です。QPIはCRC(Cyclic Redundancy Code)によりチェックされており、エラー発生時にデータを再送したり、固定故障時にバス幅の縮退や経路変更を行なう機能を備えています。
最新のXeon E7 v4シリーズは前世代のXeon E7 v3シリーズに比べプロセッサー性能が約1.3倍と向上し、より大規模なシステムに対応可能となっています。
また、メモリの保護機能(SDDC+1/DDDC+1、メモリミラーリング等)やシステムの診断・回復機能等のRAS機能が強化され、信頼性と可用性が向上しています。

大規模ミッションクリティカルシステムへの対応

  • QPIによるCPU間高速通信、9.6GT/sで前世代に比べ帯域幅が20%向上、最大8ソケット(192コア)まで拡張可能
  • ソケットあたりのDIMM枚数の増加と対応メモリーの追加、最大容量24TBに対応
  • PCI Expressコントローラを内蔵し、I/Oレイテンシーを改善、PCIe3.0に対応し、帯域幅が大幅に向上
  • RAS機能を強化
    ‐ メモリミラーリング、SDDC+1/DDDC+1(注1)
    ‐ MCA Recovery(注2)
    ‐ Enhanced MCA Gen2

QPI ネットワーク

QPIネットワークとは(注3)

  • インテル Xeon プロセッサーのCPU間高速インターフェース

QPIの高速性

  • 最大9.6GT/s(注4)
  • バンド幅 38.4GB/s (1パス当り)
    (ご参考)PRIMEQUEST 2800EのCPU間バンド幅:32GB/s

QPIの信頼性 (RAS機能)

  • CRC(注5)によるエラー検出 (バーストエラー含む) と再送
  • 転送幅の縮退、障害経路の迂回による耐故障性

(注1) SDDC+1/DDDC+1
SDDC:Single Device Data Correction(DIMM上のDRAM1個までのエラーを訂正)
DDDC:Double Device Data Correction(DIMM上のDRAM2個までのエラーを訂正)
SDDC+1/DDDC+1:上記に加えてランダムな1bitのエラーを訂正
(注2) MCA:Machine Check Architecture
(注3) Quick Path Interconnect
(注4) Giga Transfer per second
(注5) CRC (Cyclic Redundancy Check)
連続する誤りを検出するための符号の一種。伝送路ノイズによる誤りの検出によく使われる

PRIMEQUESTに関するお問い合わせ

Webでのお問い合わせ

入力フォーム

当社はセキュリティ保護の観点からSSL技術を使用しております。

お電話でのお問い合わせ

0120-933-200 富士通コンタクトライン(総合窓口)

受付時間 9時~17時30分
(土曜・日曜・祝日・当社指定の休業日を除く)