Japan
IEEE802.16e準拠のLDPC符号器の開発を行った。このLDPC符号器では、符号化処理の高速化のために、入力データのビット幅を4ビットとした4並列のパリティ演算回路アーキテクチャを採用した。動作周波数125MHzの条件で、符号化率 1/2、2/3、3/4、5/6の場合、それぞれ、250.0, 333.3, 375.0, 416.7Mbpsのスループットを達成した。
Copyright©2006 IEICE
学会発表論文一覧へ戻る
ページの先頭へ
