Fujitsu Microelectronics Europe
Fujitsu kündigt weltweit schnellsten CMOS-D/A-Wandler an
Dreieich-Buchschlag, 30. Januar 2003 — Fujitsu Microelectronics Europe (FME) kündigt heute den MB86064, einen Dual-14-Bit-Digital-Analog-Wandler (DAC) mit 800 Msa/s an. Dabei handelt es sich um das erste Application Specific Standard Product (ASSP), das auf Fujitsus DAC-Technologie der nächsten Generation basiert.
Fujitsu unterstützte bis heute seine Kunden mit Mixed Signal ASIC (MS-ASIC) Lösungen, wenn es um den Zugriff auf DAC-Technologie der nächsten Generation ging. Der Schritt hin zu einer ASSP-Lösung ermöglicht nun Anwendungen, bei denen ein kundenspezifischer Ansatz nicht erforderlich oder unbegründet ist.
„Dieses ASSP ist der wesentliche Bestandteil unserer neuesten DAC-Technologie, mit der sich noch mehr Absatzchancen bieten und neue Märkte erschließen lassen," erklärte Neil Amos, Director der Mixed Signal Division bei FME. „Das damit erreichbare Preis-/Leistungsverhältnis macht eine kosteneffiziente Entwicklung von hochleistungsfähigen Direkt-ZF-Mehrträgersystemen für GSM, W-CDMA und UMTS möglich."
Der Baustein bietet neben einer durch innovatives Schaltungsdesign deutlich verbesserten Performance auch eine Reihe neuer Leistungsmerkmale: Diese reichen von On-Chip-Vektorspeichern, mit denen sich Systemintegration und Test verbessern lassen bis hin zum Segment Shuffling der nächsten Generation, das die dynamische Performance weiter verbessert. Die Vektorspeicher ermöglichen das Herunterladen und die On-Chip-Ausführung von Signalformen. Für den Test und die Evaluierung des Bauteils erübrigt sich somit der Einsatz eines Hochgeschwindigkeits-Datengenerators. Im fertigen System eignen sich diese Speicher ideal zur Implementierung von Tests in der nachfolgenden analogen Signalkette.
Die Analog-Performance wird nun bei hohen Ausgangsfrequenzen noch weiter verbessert. Das geschieht mittels eines neuartigen Designs der Stromschalter und Schaltungstreiber, die eine konstante Daten-unabhängige Schaltverzögerung sowie weniger Jitter und Verzerrungen bieten. Die verbesserte Performance des neuen DACs ist vor allem dann entscheidend, wenn es um die Entwicklung neuer Architekturen geht, mit denen die Kosten existierender Mobilfunk-Infrastruktursysteme gesenkt und gleichzeitig deren Anforderungen für die Zukunft erfüllt werden sollen. In Vierträger-W-CDMA-Applikationen kann mit einer Direkt-ZF-Erzeugung bei 300 MHz eine ACPR von 70 dBc erreicht werden. Bei niedrigeren Ausgangsfrequenzen lässt sich sogar eine noch höhere Leistungsfähigkeit erreichen.
„Diese Entwicklung verdeutlicht unsere führende Position im Bereich der Hochgeschwindigkeits-DAC-Technologie", bekräftigt Ian Dedic, Chief Engineer der Mixed Signal Division bei FME. „Wir sicherten uns bereits acht US-Patente, mit denen die Techniken zur Jitter-Reduzierung sowie andere Neuerungen im MB86064 geschützt sind. Weitere Patentanmeldungen in den USA und in anderen Ländern laufen bereits."
Direkt-ZF-Architekturen sind heute preislich wettbewerbsfähig zu herkömmlichen Direkt-Modulations-Architekturen und vermeiden gleichzeitig deren systematischen Nachteile. Bandbreiten von bis zu 100 MHz können nun direkt bei diesen hohen Zwischenfrequenzen generiert werden. Dies reicht aus, um das gesamte UMTS-Band mit digitaler Vorverzerrung abzudecken.
Segment Shuffling ist eine wesentliche Verbesserung von Techniken, wie sie in den MB86060 und MB86061 Digital-Analog-Wandlern eingeführt wurde. Dadurch verbessert sich die Performance in dem Maße, wie sie für die nächste Systemgeneration und hochleistungsfähige Direkt-ZF-Architekturen benötigt wird. Segment Shuffling verlagert Verzerrungen außerhalb des Frequenzbandes und reduziert Abweichungen zwischen einzelnen Bauteilen.
„Der MB86064 bietet eine einmalige Lösung für das Problem, in Mobilfunkbasisstationen für eine größere Übertragungsbandbreite zu sorgen", unterstreicht Paul Maddox, Technical Marketing Manager der Mixed Signal Division bei FME.
Der Dual DAC Core wird mit Fujitsus fortschrittlichem Mixed-Signal-CS80A-CMOS-Prozess in 0,18 µm Strukturbreite gefertigt. Der Core bietet mit LVDS-Dateneingängen und einem vielseitigen seriellen Control-Port eine vollständige, hochleistungsfähige DAC-Lösung. Die Erzeugung und Steuerung der Daten für so einen DAC war ursprünglich auf die teure ECL-basierte Technologie beschränkt.
Durch die Kombination einer LVDS-Schnittstelle mit den fortschrittlichen Datengenerierungsmöglichkeiten von ASSPs, ASICs und FPGAs steht nun jedoch eine kosteneffiziente, realisierbare Lösung zur Verfügung. Vor allem kann das Takt/Daten-Timing über die Datenschnittstelle jetzt garantiert werden, indem FPGAs mit Phase-Locked-Loop-(PLL-) oder Delay-Locked-Loop-(DLL-)Taktgeneratoren und externen Referenztakt-Rückkopplungsschleifen verwendet werden.
Ein Dual DAC ist vor allem für Mobilfunk-Infrastruktursysteme von Vorteil, z.B. zur Realisierung von identisch aufgebauten Empfängern mit räumlich getrennt aufgestellten Antennen (Diversity) oder für ein kombiniertes Zweikanalsystem. Weitere denkbare Anwendungsbereiche könnten Testausrüstungen und Video/Display-Systeme sein.
Der MB86064 wird in Fujitsus Enhanced-Fine-Pitch-Ball-Grid-Array-(EFBGA)-Gehäusen geliefert. Das EFBGA wurde speziell für die hohen Anforderungen von Mixed-Signal-Bausteinen entwickelt. Die Vorteile sind optimierte Signal-Verdrahtung innerhalb des Gehäuses, einfachere Leiterplattenführungen und ausgezeichnete thermische Eigenschaften, die durch ein „Ball Array" zur Wärmeableitung direkt unter dem Baustein unterstützt werden. Bei der Variante mit 120 Anschlüssen misst das Gehäuse 12 x 12 mm.
Entwicklungs-Systeme und Muster sind für Kunden ab sofort verfügbar. Die Produktion in hohen Stückzahlen beginnt im 3. Quartal 2003.
Ein zur Presseveröffentlichung gehörendes Bild mit niedriger Auflösung finden Sie über den Link:
ftp://ftp.jdk.co.uk/Fujitsu/Press/MRPR772.jpg
Zum Downloaden eines Bildes mit höherer Auflösung verwenden Sie folgenden Link:
ftp://ftp.jdk.co.uk/Fujitsu/Press/HRPR772.zip
