設計資源：製程技術

選擇優質的材料是成功開發系統大型積體電路(LSI)之關鍵。從1977年起，富士通始終在先進半導體製程保持領先地位。

在主流CMOS製程專用積體電路(ASIC)方面，富士通針對3萬至1400萬閘極需求的應用領域，提供6個系列的元件，其中包括標準閘極（sea-of-gates），嵌入式陣列和標準元件等方案。先進的0.18微米技術已從1999第三季開始投產，而0.11微米技術也於2001年投產。

富士通先進的混合訊號ASIC採用三井(triple-well)製程技術，可以減少類比和數位訊號轉換時的噪訊。富士通的類比函式庫功能可以完全整合於各種主流CMOS製程，其數量跟可整合於ASIC系列元件的標準數位函式庫之數量相約。

在嵌入式記憶體領域中，富士通提供同步SRAM和SDRAM功能區塊( building blocks)，以達到更高層次的系統整合。

---

設計資源：設計方法

隨著系統大型積體電路的面積變大與複雜度日益提升之際，有效的高階設計更突顯其重要性。設計介面層次已超越電路清單(Netlist)與暫存器傳輪位階(RTL)。

藉由為客戶解決往往佔據70%至80%整體開發時間的高階設計問題，以及運用領先技術的設計方法，富士通為客戶提供針對應用領域最佳化的各項解決方案。

1. 功能，演算法與架構驗證（硬體和軟體分割技術）
2. 性能預估（系統效能、範圍、時序和功率需求）
3. 高精確度、超級TAT CAD系統

以下是富士通系統單晶片(SOC)的設計流程圖：

• 硬體和軟體協同設計
• 模擬
• 合成、測試合成
• 模擬 / 靜態時序分析（STA）
• 佈線
• 時序ECO
• 驗證

設計資源：設計支援

富士通提供多元的設計方法與支援其系統大型積體電路設計的支援體系，滿足客戶各方面的設計需求。

這個支援體系在不同的介面層次上提供客戶在開發階段所需的各項支援。