设计资源：设计方法
随着大规模集成电路系统的逐渐大型化和复杂化，高端的设计效能愈发凸显起重要性。设计界面层次正在赶超Netlist 和(暂存器转换层)RTL。
高端设计往往要占据70%到80%的总开发时间。通过为高端设计提供解决方案及使用包含先进技术的设计方法，富士通向客户提供针对具体应用的最佳解决方案。
- 功能，运算法则和结构验证（硬件和软件区分）
- 性能计算（系统性能、范围、时序和功率要求）
- 高精确度，超级TAT CAD系统
以下是富士通系统芯片(SOC)的设计流程图：
- 硬件和软件
- 共同设计
- 仿真
- 合成、测试合成
- 模拟／静态时序分析（STA）
- 布线
- 时序ECO
- 验证
